多功能数字时钟设计与实现毕业设计

湖南省娄底职业技术学院学生毕业设计（论文）题目多功能数字钟设计与制作姓名谷维学号206080135系部电子信息工程系专业应用电子技术指导老师李伟英开题时间完成时间湖南省娄底职业技术学院教务处制2目录【摘要】3前言31数字钟的组成和基本工作原理411振荡器512分频器电路513计数器514译码显示电路515校时电路516报时电路52设计步骤与方法621振荡电路622分频器电路623计数器7231计数器六十进制的接法7232二十四进制计数器的接法824译码显示电路925校时电路1126整点报时电路12261控制门电路部分12262音响电路部分133组装与调试1531接通电源逐步调试1532按顺序对电路连线和调试154结束语155附录166参考文献163多功能数字钟设计与制作学生谷维指导老师李伟英【摘要】多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、闹钟设置、报时功能、校正作用。走时准确、显示直观、精度、稳定等优点。电路装置十分小巧,安装使用也方便。同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱。关键字晶体振荡器、分频器、计数器、显示器和校时电路前言20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，因此在许多电子设备中被广泛使用。电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。本次设计以数字电子为主，分别对1S时钟信号源、秒计时显示、分计时显示、小时计时显示、整点报时及校时电路进行设计，然后将它们组合，来完成时、分、秒的显示并且有整点报时和走时校准的功能。并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。电路主要使用集成计数器，例如CD4060、CD4518，译码集成电路，例如CD4511，LED数码管及各种门电路和基本的触发器等，电路使用5号电池共电，很适合在日常生活中使用。本次毕业设计得到娄底职业技术学院电子信息工程系李伟英老师的大力支持，她提出了许多的意见和建议，在此表示衷心的感谢。由于本人能力有限，在设计中难免会出现错误与不足，希望各位老师及读者给予批评并提出宝贵意见。1数字钟的组成和基本工作原理4数字钟实际上是一个对标准频率进行计数的计数电路。它的计时周期是24小时，由于计数器的起始时间不可能与标准时间（如北京时间）一致所以采用校准功能和报时功能。数字钟电路主要由译码显示器、校准电路、报时电路、时计数、分计数、秒计数器，振荡电路和单次脉冲产生电路组成。其中电路系统由秒信号发生器、“时”、“分”、“秒”计数器、译码器及显示器、校准电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个时脉冲信号，该信号将被送到时计数器。时计数器采用24进制计时器，可实现对一天24小时的计时。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过显示驱动电路，七段显示译码器译码，在经过六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一个脉冲信号，然后去触发一音频发生器实现低、高音报时。校准电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。如图1所示多功能数字钟的组成框图。译码驱动译码驱时十位计数分频器电路分频器电路振荡器电路译码驱动译码驱动译码驱动译码驱时个位计数分十位计数分十位计数秒十位计数秒十位计数校时电路校分电路图1数字钟组成框图11振荡器5振荡器是数字钟的核心,其的作用是产生一个频率标准时间频率信号,然后再由分频器分秒脉冲,因此,振荡器频率的精度与稳定度基本决定了数字电子钟的质量。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。采用石英晶体振荡器经过分频得到这一个频率稳定准确的32768HZ的方波信号。保证数字钟的走时准确及稳定。12分频器电路分频器电路将32768Z的高频方波信号经32768（215）次分频后得到1HZ的方波信号供秒计数器进行计数。分频器实际上也就是计数器。本次设计是运用了CD4060分频器进行分频，分频电路可提供512HZ和1024HZ的频率，在经CD4040分频器进行一分频，为此电路输送一秒脉冲。13计数器时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，通常用2个十进位计数器的集成片组成,其中”秒”个位是十进制,秒十位为六进制。可采用反馈归零变”秒”十位为六进制,实现秒的六十进制。”分”计数器原理也一样。而根据设计要求。14译码显示电路是将数字钟的计时状态直观清晰地反映出来，被人们的视觉器官所接受。显示器件选用LED七段数码管。在译码显示电路输出信号的驱动下，显示出清晰、直观的数字符号并且为保证数码管正常工作提供足够的工作电流。15校时电路实际的数字钟电路由于秒信号的精确性和稳定性不可能做到完全绝对准确无误，加之电路中其它原因，数字钟总会产生走时误差的现象。因此，电路中就应该有校准时间功能的电路。16报时电路当数字钟显示整点时，应能报时。要求当数字钟的“分”和“秒”计数器计到59分50秒时，驱动音响电路，要求每隔一秒音响电路呜叫一次，每次叫声的时间持续1秒，10秒钟内自动发出五声呜叫，且前四声低，最后一声高，正好报整点。2设计步骤与方法21振荡电路6晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。如图2所示电路通过非门构成的输出为方波的数字式晶体振荡电路，这个电路中，非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。晶体XTAL1的频率选为32768HZ。其中C1的值取520PF，C2为30PF。C1作为校正电容可以对温度进行补偿，以提高频率准确度和稳定度。由于电路的输入阻抗极高，因此反馈电阻R1可选为10M。较高的反馈电阻有利于提高振荡频率的稳定性。图2振荡电路图22分频器电路由数字钟的晶体振荡器输出频率较高，为了得到1HZ的秒信号输入，需要对振荡器的输出信号进行分频。实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32767HZ的振荡信号分频为1HZ的分频倍数为32767（2），即实现该分频功能的计数器相当于15极2进制计数器。本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为最高为14级2进制计数器，首先由U1CD4060的Q14第3脚产生2HZ的振荡信号,然后由二进制计数器CD4040和两个U3A74LS20,U3B74LS20组成120计数器分频,从U3B的输出端输出一个的分脉冲,作为分钟计数器的分钟信号,按键开关S作为分钟调时有手动脉冲开关,每按动一次,从U3B的输出端输出一个脉冲,同时U2的Q1管脚输出秒脉冲信号驱动发光二极管LED1,LED2,作为秒指示因为2HZ的信号经1位二进制计数器分频后为1HZ。如图3所示。7图3分频电路23计数器秒脉冲信号经过级计数器，分别得到“秒”个位、十位，“分”个位、十位以及“时”个位、十位的计时。“秒”、“分”计数器为60秒为1分、60分为1小时、24小时为1天的计数周期，分别组成两个六十进制（秒、分）、一个二十四进制（时）的计数器。将这些计数器适当地连接，就可以构成秒、分、时的计数，实现计时的功能进制计数器。它们都可以用两个“二十进制”计数器来实现。六十进制计数器和二十四进制计数器均可由双BCD加法计数器CC4518组成。因为一片CC4518内含有两个十进制计数器，因此用一片CC4518就可以构成六十进制或二十四进制计数器了。选取CC4518和与非门CC4511、采用反馈复位法构成的六十进制和二十四进制加法计数器电路分别见图4A和图4B所示。1CP11EN21CR71Q131Q241Q351Q46VSS8VDD162CR152Q4142Q3132Q2122Q1112EN102CP9A45181VCC进位脉冲5V来自底位的进位脉冲图4A计数器六十进制231计数器六十进制的接法8图4A个位为十进制故EN1,CR0,计数到9以后自动清零,向高位进位信号采用Q4Q3Q2Q11001,将Q4,Q1送入与非门,与非门的输出可以做进位信号。因为当Q4,Q1不同时为1,Y为1当Q4,Q1同时为1时,Y为0,同时计数器到9后自动清零,这时Y又变为1,即出现了一个上升沿。十位接成六进制,利用Q4Q3Q2Q10110的信号清零,同时结合高位进位。232二十四进制计数器的接法个位为进制计数器,当计数器计数到24时,即十位为0010,个位为0100时,同时清零,达到了二十四进制计数器的目的,即高位的Q2,底位的Q3送入与非门做清零信号,如图4B二十四进制计数器。1CP11EN21CR71Q131Q241Q351Q46VSS8VDD162CR152Q4142Q3132Q2122Q1112EN102CP9A45181VCC进位脉冲5V来自底位的进位脉冲4B二十四进制计数器在这两个电路中，计数器的控制脉冲由CP端输入，1EN接高电平；计数器的控制脉冲由EN端输入，状态如图5看出当“计数器的状态由1001向0000转换时，1Q42EN正好是一个下降沿，高位的计数器开始计数。在图4A中，将2Q3和2Q2相与后接至CR端，构成了六十进制计数器，在图4B中，将2Q2和1Q3相与后接至CR端构成了二十四进制计数器。为了保证电路能可靠地工作，在“秒”、“分”、“时”计数器反馈复位支路中，加了一个RS触发器，如图7所示。CPQ1Q2Q3Q42EN1Q410011图5计数器状态9QCQBENCPCP“1“进位信号CR图6“秒”进位电路各功能模块中用到的门电路可以采用4011四2输入与非门来实现,其外部引线排列见图7所示。将与非门组成的RS触发器的输出接至计数器的复位端，展宽了复位和进位信号的脉冲宽度，使其在本位可靠地复位的同时向高位提供了进位触发CC401112345678910111213141A1B1Y2Y2A2BVSS3A3B4Y3Y4A4BVDD图7CC4011引线排列24译码显示电路数码管是数码显示器的俗称。常用的数码显示器有半导体数码管，荧光数码管，辉光数码管和液晶显示器等。译码和数码显示电路是将数字钟和计时状态直观清晰地反映出来，被人们的视觉器官所接受。显示器件选用LED七段数码管。在译码显示电路输出的驱动下，显示出清晰、直观的数字符号。本设计所选用的是半导体数码管，是用发光二极管（简称LED）组成的字形来显示数字，七个条形发光二极管排列成七段组合字形，便构成了半导体数码管。半导体数码管有共阳极和共阴极两种类型。共阳极数码管的七个发光二极管的阳极接在一起，而七个阴极则是独立的。共阴极数码管与共阳极数码管相反，七个发光二极管的阴极接在一起，而阳极是独立的。10当共阳极数码管的某一阴极接低电平时，相应的二极管发光，可根据字形使某几段二极管发光，所以共阳极数码管需要输出低电平有效的译码器去驱动。共阴极数码管则需输出高电平有效的译码器去驱动。当数字钟的计数器在CP脉冲韵作用下，按60秒为1分、60分为1小时，24小时为1天的计数规律计数时，就应将其状态显示成清晰的数字符号。这就需要将计数器的状态进行译码并将其显示出来。我们选用的计数器全部是二十进制集成片，“秒”、“分”、“时”的个位和十位的状态分别由集成片中的四个触发器的输出状态来反映的。每组四个输出的计数状态都按BCD代码以高低电平来表现。因此,译码显示电路选用BCD7段锁存译码驱动器CC4511。七段显示数码管的外部引线排列见图8A、B。现以60进制“秒”计时电路为例，将计数器、译码显示器和显示数码管连在一起，其电路示意图见图9ABCDEFG1561012456791038EDCPDBAFG图8A译码器外引线排列图8B二极管示意图2CR152CP92EN102Q4142Q1112Q2122Q3131Q351Q241Q131EN21CP11CR71Q46VDD161VCC8U451815LE2C3LI4BI1B6D7A9E10D11C12B13A15F14G8VSS16VDDU45115LE2C3LI4BI1B6D7A9E10D11C12B13A15F14G8VSS16VDDU45115V5VABFCGDEABFCGDEGDGD11图9译码显示器和显示数码管25校时电路实际的数字钟表电路由于秒信号的精确性不可能做到完全（绝对）准确无误，加之电路中其它原因，数字钟总会产生走时误差的现象。因此，电路中就应该有校准时间功能的电路。校准的方法很多，常用的有“快速校时法”。现在以“分计时器”的校时电路为例，简要说明它的校时原理，见图10，与非门1，2构成的双稳态触发器，可以将1HZ的“秒”信号和“秒计数器的进位信号”送至“分计数器的CP端”。两个信号中究竟选哪个送入由开关K控制，它的工作过程是这样的当开关K置“B”端时，与非门1输出低电平，门2输出高电平。“秒计数器进位信号”通过门4和门5送至“分计数器的CP端”，使“分计数器”正常工作；需要校正“分计时器”时，将开关K置“A”端，与非门1输出高电平，门2输出低电平，门4封锁“秒计数器进位信号”，而门3将1HZ的CP信号通过门3和门5送至“分计时器”的CP控制端，使“分计数器”在“秒”信号的控制下“快速”计数，直至正确的时间，再将开关置于“B”端，以达到校准时间的目的RR12345CP1HZVDDKAB秒计数器进位信号分计数器CP端图10校时电路121K51T3DG12345678VDDF2500HZF11KHZA1QQD1QA2QC2QA3QD3QA4QC4Y1Y2Y3Y4Y5图11整点报时电路图26整点报时电路数字钟整点报时是最基本的功能之一。现在设计的电路要求在离电路应在整点前10秒钟内开始整点报时，即当时间在59分51秒到59分59秒期间时，报时电路报时控制信号每隔1秒钟鸣叫一次，每次持续时间为1秒，共响5次，前四次为低音500HZ，最后一声为高音1000HZ。整点报时电路的电路原理图如图12所示。261控制门电路部分图11中与非门1，3，5的输入信号Q4，Q3，Q2，Q1分别表示“分十位”“分个位”“秒十位”和“秒个位”的状态，下标中D，C，B，A分别表示组成计数器的四个触发器的状态。Y1QC4QA4QD3QA3,Y2Y1QC2QA2Y3Y2QD1F11KHZ,Y4Y2QD1QAF2500HZ每当分和秒计数到59分50秒时,QD4QC4QB4QD40101,QD3,QC3,QB3,QD31001,QD2,QC2,QB2,QA20101,QD1,QC1,QB1,QA10000可见,从59分50秒到59分59秒之间,只有秒个位计数,而分有十位,分的个位,秒的十位中QC4QA4QD3QA3QC2QA21不变将它们相”与”,即图11中Y2QC4QA4QD3QA3QC2QA2作为控制信号,去控制Y3和Y4在每小最最后10秒Y21,Y3输入端加有频率为2048HZ的信号B可取自分频器CD的Q4端,同时又受QD1,QA1的控制,即C就是在59S时,QD1QA1C1,将Y4关闭,Y3打开,B信号通过Y3Y4的输入端加有频率为1024HZ的信号A,同时又受QD1,QA1的控制,即在51,53,55,57S时,CQD1QA11,将Y3关闭Y4打开,A信号通过Y4,则13ZCQD1QA1BCQD1,QA1A,即可实现前四响为1024HZ的底音,后一响为2048HZ的高音,最后一响完毕正好整点。QD1QC2QB3QA1D1QA10000000011001000011101000010110110001111262音响电路部分音响电路中采用射极输出器，推动8的喇叭，三极管基极串接LK限流电阻，是为了防止电流过大损坏喇叭，集电极串接51限流电阻，三极管选用高频小功率管即可。当Y5端为高电平时，三极管T导通，有电流流经喇叭，使之发出鸣叫声。通过以上分析可知，当计时至59分51、53、55、57秒时，频率为500HZ的信号通过喇叭，当计时至59分59秒时，频率为1000HZ的信号通过喇叭，因而发出四低一高的声音，音响结束正好为59分60秒。14CIN11COUT9COUT10RST12Q47Q55Q64Q76Q814Q913Q1015Q121Q132Q143U14060CLK10RST11Q19Q27Q36Q45Q53Q62Q74Q813Q912Q1014Q1115Q121U24040X132768R321MR33100KRRRRRR2CR152CP92EN102Q4142Q1112Q2122Q3131Q351Q241Q131EN21CP11CR71Q46VDD161VCC8U45182CR152CP92EN102Q4142Q1112Q2122Q3131Q351Q241Q131EN21CP11CR71Q46VDD161VCC8U45182CR152CP92EN102Q4142Q1112Q2122Q3131Q351Q241Q131EN21CP11CR71Q46VDD161VCC8U45181115LE2C3LI4BI1B6D7A9E10D11C12B13A15F14G8VSS16VDDU45115LE2C3LI4BI1B6D7A9E10D11C12B13A15F14G8VSS16VDDU45115LE2C3LI4BI1B6D7A9E10D11C12B13A15F14G8VSS16VDDU45115LE2C3LI4BI1B6D7A9E10D11C12B13A15F14G8VSS16VDDU45115LE2C3LI4BI1B6D7A9E10D11C12B13A15F14G8VSS16VDDU45115LE2C3LI4BI1B6D7A9E10D11C12B13A15F14G8VSS16VDDU4511ABFCGDEABCDEFGDS40195ABFCGDEABCDEFGDS40195ABFCGDEABCDEFGDS40195ABFCGDEABCDEFGDS40195ABFCGDEABCDEFGDS40195ABFCGDEABCDEFGDS401955V5V5V5V5V5V5V2567813511KT3DG4VDDY1Y2Y3Y4Y5QC4QA4QD3QA3QC2QA2QD1QA1B1KHZA500HZ图12数字钟的布线图153组装与调试在实验板上组装组装电子时钟时,应严格按图连接引脚,注意走线整齐,布局合理,器件的悬空端,清0端,置1端要正确处理。插拔集成芯片时要用力均匀,避勉芯片管脚在插拔过程中变弯,折断。31接通电源逐步调试如果出现错误,可先检查各芯片的电源线是否接上,并保证有正常的工作电压。按图9电路在数字电路实验箱上连线。它是由十进制加法计数器CC4518、BCD7段锁存译码驱动器CC4511和LED七段数码管组成。观察在CP作用下数码管的显示情况。需要注意的是，CC4511正常工作时，为高电平，LE应为低电平。按图4电路在实验箱上连线。因为CC4518内含有两个同步十进制计数器，CC4011内含有四个2输入与非门，因此分别用一片CC4518和CC4011就够了。按图4A电路连线，输出可接发光二极管。观察在CP作用下CP为1HZ可直接由实验箱连续脉冲输出端提供输出端发光二极管的状态变化情况，验证是否为六十进制计数器。按图4B电路连线验证该电路是否为二十四进制计数器。其次安装的是晶体振荡电路电路。按图2电路连线，输出接发光二极管，观察发光二极管的显示情况。32按顺序对电路连线和调试按图10所示在数字电路实验箱上对校时电路连线。将电路输出门5接发光二极管。拨动开关，观察在CP1HZ作用下，输出端发光二极管的显示情况。根据开关的不同状态，输出端输出频率之比约为160，“开关可以取自实验箱上的逻辑电平开关。参照图11,对整点报时电路的安装因为报时电路发出声响的时间是59分51秒至59分60秒之间，59分的状态是不变的。图12中的Y21不变。测试时，LKHZ的CP信号可由实验箱上获得，500HZ的CP信号可将LKHZ的信号经D触发器二分频得到。QALQDL端可接至十进制计数器的相应输出端。观察计数器在CP信号的作用下，喇叭发出声响的情况。将时间调整到59分50秒,观察报时电路能否准确报时。如果不正常,则需检查相应的CC4518芯片。4结束语数字钟的设计涉及到模拟电子与数字电子技术。其中绝大部分是数字部分、逻辑门电路、数字逻辑表达式、计算真值表与逻辑函数间的关系、编码器、译码器显示等基本原理。数字钟是典型的时序逻辑电路，包含了计数器，二进制数，六进制数，六十进制，二十四进制，十进制数的概念。数字钟的设计与制作可以进一步加深对数字电路的了解，通过本次电子电路的设计，为数字电路的制作提供思路。我学到了很多东西，最重要的是去做好一个事情的心态，也许在你拿到题目时会觉得困难，但是只要你充满信心，一步一个脚印去实现它，就肯定会完成的。从这次设计中我觉得