FM1608中文资料完整

TheDATASHEETChinaServiceCenterofRAMTRONabsorbed in ferroelectricsprofessionaltechnologyandattentiveservice第PAGE第2页特性64K位铁电非易失性随机存储器结构容量为8,192*8位1万亿次以上的读写次数掉电数据保持10年写数据无延时先进的铁电制造工艺相对于BBSRAM模块的优势没有电池产生的不良因素单片集成电路可靠性高真正的表面贴装解决方案优异地抗潮湿、冲击、振动的能力优异的抗负脉冲能力

SRAM&EEPROM兼容&脚位70nsAccessTime130nsCycleTime低功耗操作工作电流为待机电流工业标准工业温度-40Cto+85°C28-pinSOICorDIP描述FM1808是采用先进的铁电技术制造的是一种与相似但却具有非易失性模组系统的设计复杂性和相关的数据可靠性问题缺点，数据掉电可以保存10高速写操作以及高擦写次数使得它比在系统操作中，FM1808非常类似于其它的非易失性特点归功于它先进的铁电存储器制造工艺，与内存解决方案的缺点。这些特性使得FM1808对于某些要求以字节宽度进行快速频繁写操作的非易格可以保证工作在工业温度范围-40Cto+85。

管脚配置管脚描述管脚名称类型描述A0-A12IN地址：13位地址线选择内存的某一字节，地址值在/CE的下降沿被锁存。DQ0-7I/O数据：访问FRAM内存的双向8位数据总线/CEIN芯片使能：当为低电平时选中芯片，在/CE的下降沿时地址被内部锁存，在下一个下降沿来临前，在/CE为低电平时地址值的改变均被忽略。/OEIN输出使能：低电平有效，在读周期中允许输出缓冲区输出，使/OE变为高电平后将使DQ转变为三态状态。/WEIN输入使能：低电平时，允许将数据总线上数据写入在/CE的下降沿时锁存的地址单元VDDSupply电源：5VVSSSupply电源：地功能真值表（注意：/OE管脚仅控制输出缓冲区的输出）/CEWE功能HX静态/预充电↓X锁存地址（如果/WE为低电平则开始写操作）LH读L↓写第PAGE第10页概述FM1608是并口操作存储器，内存组织结构为8,192x8，通过工业标准并行接口界面进行访问。所有写入器件的数据没有任何延时地立即具有非易失性，FRAM的内存功能操作与SRAM器件类似，唯一区别就是在开始每一个内存周期前FM1608需要一个/CE的下降沿以锁存地址信息。内存结构32,752138,192字节中81K332块区域中的某一块，这种块段结构对操作没有影持久性的要求，这一点将在下面进行描述。作内存访问时间也是相同的。当/CE为高电平EEPROM一样进行轮询，以确定器件是否处于就绪状态。需要注意的是，FM1608没有特殊的电源跌落要求，它不会封锁用户对内存的访问。它的内部没有电源管理电路而仅有一个简单的上电复位电路，因此，用户应保证电源电压（VDD）在数据表规定的误差范围内，防止器件出现误操作。同样地，VDD和/CE之间的正确的电压水平与时序关系在系统上电或下电时都必须得到保证。内存操作FM1608被设计成在操作上类似于其它字节宽度FM1608的性能是具有可比较性的，但在字节接口操作方式上，正如下面所描述，有一点不同。如果用户熟悉EEPROM，那么它们之间明显的

读操作读操作开始于/CE的下降沿，在这个时刻，地址被锁存同时一个内存周期被初始化。一旦开始，一个完整的内存周期将在内部完成，即使/CE被置为无效。在访问时间满足后数据在总线上可用。的内存操作。当/OE被设为低电平时，FM1608将驱动数据总线，如果/OE保持低电平的时间满足内存访问时间，那么数据总线将以合法数据驱动，如果/OE在满足内存访问时间前无效，那么在合法数据可用前数据总线将不会被驱动。这一特性通过排除短暂的非法数据来减少系统电流，当/OE处于非合动状态，数据总线将保持三态。写操作FM1608的写操作与读操作一样都非常快速，FM1608支持/CE和/WE控制的写周期，在所有情况下，地址在/CE的下降沿被锁存。在控制的写操作中，/WE信号在开始内存周期下降时为低电平，处于何种状态，FM1608都不会驱动数据总线。在控制的写周期中，内存周期在/CE的下降沿信号在内存周期作为读开始，数据总线是否被驱动取决于/OE的状态，直到/WE的下降沿到来，/CE和/WE的控制写周期的时序将在电气特性章节描述。当内存周期初始化后，写内存操作保持同步，写操作在或/CE的上升沿结束，不管谁先，数据建立时间，就如在电气特性章节描述，明确了内部的与其它的非易失性存储器技术不同，铁电存储器没那么用户无须总线等待，整个内存操作都在一个总线周期内完成，然而，紧接着读或写之后可以进行任何操作，在技术中应用的数据轮询在此是不必要。预充电操作预充电操作是一个内部状态，此时内存处于准备一个新访问状态。所有的内存周期都包含一个内存访问和一个预充电操作，预充电操作由用户将/CE信号拉高或置此信号无效，它在高电平状态必须满足最低的预充电时间参数（Tpc）要求。既然在/CE变高前预充电不会开始，那么应由用户控制这一操作的执行。无论如何，器件必须满足最长的/CE低电平时间参数要求。持久性铁电存储器内部使用读和恢复机制，然而每一次读或写操作都包含一个状态的改变，内存体系结构是基于行和列阵列，每次的内存进入都FM1608324个字节的边界表示一个新行的开始，可以通过将频繁读写的数据放入不同相对于其它的非易失性存储器提供了出色的写1万亿次的读写操作，即3000十年的寿命。应用作为第一个真正的非易失性存储器，FM1608可以适应不同的应用，很明显，它的单片特性及高性能使得它在许多应用场合比电池后备的模组的优势，第二是设计参考，它主要提供了设计改进和新设计需注意的事项。FRAM的优点虽然电池后备SRAM是一个成熟的和已确立列于下面。

结构问题成本SRAM加后备电池的制造和元件成本很高，拥有单片结构的FRAM必然成为低成本解决方案，另外当进行线路板。湿度一个典型的电池后备模组适合的条件是60ºC,90%Rh，之所以选择这样的条件是因为多元件装配通过acceleratedstress120ºC85%Rh,24.4psiaat。系统可靠性使用SRAM数据立即丢失。空间25％的线路板空间。电池问题现场维护不管电池后备模式多么成熟，它们始终有一个维护问题，而且最终都必须被替代。暂不管长寿命问题，这根据就不可能考虑到所有可能造成电池效能退化的各种因素。环境锂电池被广泛地认为存在环境保护问题，并存在潜在的火灾危险，而且正确地处理废电池也

潮流SRAM技术并将进一步改变系统设计的方式。FRAM具有非易失性，写速度快不需要电池FRAM铁电设计注意事项一样将地。那些修改当前设计而使用FRAM的用户必须检查内存控制器以保证地址及控制管脚的时序在大多数情况下，这是唯一需要的改动，在下2的。

利用时间。另外一个设计注意事项与VDD有关，电池后备以便必要时切换至后备方SRAM对电池电源的消耗，用户在电源下降时可能在没有任何提示或警告的情况下突然被中断对内存的访问。在电源超出误差范围之外时阻止处理器对内存的访没有其它的特殊设计要求。电气特性StressesabovethoselistedunderAbsoluteMaximumRatingsmaycausepermanentdamagetothedevice.Thisisastressratingonly,andthefunctionaloperationofthedeviceattheseoranyotherconditionsabovethoselistedintheoperationalsectionofthisspecificationisnotimplied.Exposuretoabsolutemaximumratingsconditionsforextendedperiodsmayaffectdevicereliability.Notes=5.5V,/CEcyclingatminimumcycletime.AllinputsatCMOSlevels,alloutputsunloaded.=5.5V,/CEatAllatTTLall=5.5V,/CEatatCMOSlevels,alloutputsunloaded.betweenandNotesTherelationshipbetweenretention,temperature,andtheassociatedreliabilitylevelischaracterizedinaseparatereliabilityreport.Notes1Thisparameterisperiodicallysampledandnot100%tested,except(min)is100%tested.2Therelationshipbetween/CEand/WEdeterminesifa/CE-or/WE-controlledwriteoccurs.Thereisnospecificationassociatedw