计算机专业基础综合计算机组成原理历年考研真题

计算机专业基础综合计算机组成原理历年考研真题一、计算机组成原理历年真题某字长为8位的计算机中已知整型变量x、y的机器数分别为冈补=11110100,［y］补=10110000。若整型变量z=2*x+y/2，则z的机器数为（ ）。［2013年408统考］A.11000000B.00100100C.10101010D.溢出【答案】A@@【解析】将X左移一位，y右移一位，两个数的补码相加的机器数为11000000，故答案选择A。76用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则校验位数至少为（ ）。［2013年408统考］A.2B.3C.4D.5【答案】C@@【解析】设校验位的位数为k,数据位的位数为n，根据海明码编码k和n应满足下述关系。2k>n+k+1on=8,当k=4时，24=1628+4+1=13,符合要求，校验位至少是4位，故答案为C。77某计算机主存地址空间大小为256MB，按字节编址。虚拟地址空间大小为4GB，采用页式存储管理，页面大小为4KB,TLB（快表）采用全相联映射，有4个页表项，内容如下表所示。有效位页框号0EE18QHQQQ2H1BtHIH003SH002FF3H03SIH10153H则对虚拟地址03FFF180H进行虚实地址变换的结果是（ ）。［2013年408统考］A.0153180HB.0035180HC.TLB缺失D.缺页【答案】A@@【解析】虚拟地址为03FFF180H,其中页号为03FFFH，页内地址为180H，根据题目中给出的页表项可知页标记为03FFFH所对应的页框号为0153H，页框号与页内地址之和即为物理地址0153180H。78假设变址寄存器R的内容为1000H，指令中的形式地址为2000H;地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则变址寻方式下访问到的操作数是( )。［2013年408统考］A.1000HB.2000HC.3000HD.4000H【答案】D@@【解析】根据变址寻址的EA=(IX)+A，变址寄存器的内容与形式地址的内容相加之后得到操作数的实际地址，由题可知EA=1000H+2000H=3000H,根据实际地址访问内存，获取操作数4000H。79某CPU主频为1.03GHz，采用4级指令流水线，每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令，在其执行过程中没有发生任何流水线阻塞，此时流水线的吞吐率为( )。［2013年408统考］A.0.25x109条指令/秒B.0.97x109条指令/秒C.1.0x109条指令/秒D.1.03x109条指令/秒【答案】C@@【解析】采用4级流水线执行100条指令，在执行过程中共用4+(100-1)=103个时钟周期。CPU的主频是1.036也也就是说每秒钟有1.03G个时钟周期。流水线的吞吐率为1.03G*100/103=1.0*109条指令/秒，故答案为C。80下列选项中，用于设备和控制器（I/O接口）之间互连的接口标准是（ ）。［2013年408统考］A.PCIB.USBC.AGPD.PCI-Express【答案】B@@【解析】设备和设备控制器之间的接口是USB接口，其余选项不符合，答案为B。81下列选项中，用于提高RAID可靠性的措施有（ ）。［2013年408统考］I.磁盘镜像口.条带化田.奇偶校验IV.增加Cache机制A.仅I、口B.仅I、田C.仅I、田和VD.仅口、田和V【答案】B@@【解析】能够提高RAID可靠性的措施主要是对磁盘进行镜像处理和进行奇偶校验。其余选项不符合条件。82某磁盘的转速为10,000转/分，平均寻道时间是6ms，磁盘传输速率是20MB/S，磁盘控制器延迟为0.2ms，读取一个4KB的扇区所需平均时间约为（ ）。［2013年408统考］A.9msB.9.4msC.12msD.12.4ms【答案】B@@【解析】磁盘转速是10000转/分钟，平均转一转的时间是6ms，因此平均查询扇区的时间是3ms，平均寻道时间是6ms，读取4KB扇区信息的时间为0.2ms，信息延迟的时间为0.2ms，总时间为3+6+0.2+0.2=9.4ms。83下列关于中断I/O方式和DMA方式比较的叙述中，错误的是（ ）。［2013年408统考］A.中断I/O方式请求的是方式请求的是CPU处理时间，DMA方式请求的是总线使用权B.中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后C.中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成D.中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备【答案】D@@【解析】中断处理方式：在I/O设备输入每个数据的过程中，由于无需CPU干预，因而可使CPU与I/O设备并行工作。仅当传输完一个数据时，才需CPU花费极短的时间去做些中断处理。因此中断申请使用的是CPU处理时间，发生的时间是在一条指令执行结束之后，数据是在软件的控制下完成传送。而DMA方式与之不同。DMA方式：数据传输的基本单位是数据块，即在CPU与I/O设备之间，每次传送至少一个数据块，DMA方式每次申请的是总线的使用权，所传送的数据是从设备直接送入内存的或者相反；仅在传送一个或多个数据块的开始和结束时，才需CPU干预，整块数据的传送是在控制器的控制下完成的。答案D的说法不正确。84假定基准程序A在某计算机上的运行时间为100秒其中90秒为CPU时间，其余为I/O时间。若CPU速度提高50%，I/O速度不变，则运行基准程序A所耗费的时间是( )。［2012年408统考］A.55秒B.60秒C.65秒D.70秒【答案】D@@【解析】CPU速度提高50%，即CPU性能提高比为1.5，改进之后的CPU运行时间=90:1.5=60秒。I/O速度不变，仍维持10秒，所以运行基准程序A所耗费的时间为70秒。85假定编译器规定int和short类型长度分别为32位和16位，执行下列C语言语句：unsignedshortX=65530；unsignedinty=X:得至I」y的机器数为( )。［2012年408统考］A.00007FFAHB.0000FFFAHC.FFFF7FFAHD.FFFFFFFAH【答案】B@@【解析】X和y均为无符号数，其中X为16位，y为32位，将16位无符号数转化成32位无符号数，前面要补零。因为X=65530=FFFAH，所以y=0000FFFAH。86float类型(即IEEE754单精度浮点数格式)能表示的最大正整数是( )。[2012年408统考]A.2l26-2l03B.2l27-2l04C.2l27-2l03D.2128-2104【答案】D@@【解析】IEEE754单精度浮点数的尾数采用隐藏位策略的原码表示，且阶码用移码表示的浮点数。规格化的短浮点数的真值为：(-1)SX1.fx2(E-127),S为符号位，E的取值为1~254,f为23位；故float类型能表示的最大整数是1.111A1x2(254-127)=2127x(2-2-23)=2128-2104。87某计算机存储器按字节编址，采用小端方式存放数据。假定编译器规定int和short型长度分别为32位和16位，并且数据按边界对齐存储。某C语言程序段如下：Struct{inta;charb;shortc;}record;record.a=273;若record变量的首地址为0xC008，则地址0xC008中内容及record.c的地址分别为（ ）。［2012年408统考］A.0x00、0xC00DB.0x00、0xC00EC.0x11、0xC00DD.0x11、0xC00E【答案】D@@【解析】32位整数a需要占4个字节，16位整数c需要占2个字节，而字符数据b占一个字节。a=273，转换成十六进制是111H，采用小端方式存放数据，地址0xC008中的内容为11H。由于数据按边界对齐存储，地址0xC008~0xC00B中存放a，地址0xC00C中存放b，地址0xC00D中空闲，地址0xC00E~0xC00F中存放c。88下列关于闪存（FlashMemory）的叙述中，错误的是（ ）。［2012年408统考］A.信息可读可写，并且读、写速度一样快B.存储元由MOS管组成，是一种半导体存储器C.掉电后信息不丢失，是一种非易失性存储器D.采用随机访问方式，可替代计算机外部存储器【答案】A@@【解析】考查闪存的特性，闪存是EEPROM的进一步发展，可读可写，用MOS管的浮栅上有无电荷来存储信息，它依然是ROM的一种，故写速度比读速度要慢不少。闪存是一种非易失性存储器，它采用随机访问方式，现在常见的SSD固态硬盘就是由flash芯片组成的，故答案为A。89假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用2路组相联映射方式和LRU替换算法，当访问的主存地址依次为0，4,8,2，0，6,8,6,4,8时，命中Cache的次数是（）。［2012年408统考］A.1B.2C.3D.4【答案】C@@【解析】Cache有4个行，2路组相联，即Cache被分成2组，每组2行。主存地址为0~1、4~5、8~9可映射到第0组Cache中，主存地址为2~3、6~7可映射到第1组Cache中。Cache初始为空，采用LRU替换算法，当访问主存的10个地址依次为0,4,8,2,0,6,8,6,4,8时，命中Cache的次数共有3次，分别发生在第7、8和10步时。90某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有（ ）。［2012年408统考］A.5位B.6位D.33位【答案】C@@【解析】33个微命令分成5个互斥类（即5个字段），根据每个类中微命令的多少可以分别确定字段的长度为3、2、4、3、3位，又因为采用直接编码方式，所以它们之和3+2+4+3+3=15也就是操作控制字段的位数。91某同步总线的时钟频率为100MHz，宽度为32位，地址数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（ ）。［2012年408统考］A.20nsB.40nsC.50nsD.80ns【答案】C@@【解析】总线的时钟频率为100MHz，则时钟周期为10ns。数据是128位，总线宽度是32位，所以需要4个时钟周期，而传输地址还需要一个周期，所以传输一个128位的数据至少需要5个时钟周期，所以至少需要10ns*5=50ns。92下列关于USB总线特性的描述中，错误的是（ ）。［2012年408统考］A.可实现外设的即插即用和热插拔B.可通过级联方式连接多台外设C.是一种通信总线，可连接不同外设D.同时可传输2位数据，数据传输率高【答案】D@@【解析】USB总线即通用串行总线，它的特点有：（1）即插即用；（2）热插拔；（3）有很强的连接能力，能将所有外设链接起来，且不损失带宽；（4）有很好的可扩展性；（5）高速传输，速度可达480Mbps。所以A，B，C都符合USB总线的特点。对于选项D，USB是串行总线，不能同时传输两位数据，所以答案为D。93下列选项中，在I/O总线的数据线上传输的信息包括（ ）。［2012年408统考］I.I/O接口中的命令字口.I/O接口中的状态字田.中断类型号A.仅I、口B.仅I、田C.仅口、田D.I、U、m【答案】D@@【解析】在I/O总线的数据线上传输的信息包括I/O接口中的命令字、状态字以及真正的数据，而中断类型号也是通过数据线传输的。94下列选项中，描述浮点数操作速度指标的是（ ）。［2011年408统考］A.MIPSC.IPCD.MFLOPS【答案】D@@【解析】MFLOPS(MillionFloating-pointOperationsperSecond)表示每秒执行多少百万次浮点运算，用来描述计算机的浮点运算速度。MIPS(MillionInstructionsperSecond)表示每秒执行多少百万条指令。CPI(CyclesperInstruction)就是每条指令执行所用的时钟周期数。IPC(InstructionsperCycle)每个时钟周期执行的指令数。95float型数据通常用正EE754单精度浮点数格式表示。若编译器将float型变量x分配在一个32位浮点寄存器FR1中且x=-8.25，则FR1的内容是 )。[2011年408统考]A.C1040000HB.C2420000HC.C1840000HD.C1C20000H【答案】A@@【解析】首先将乂的十进制数转换为二进制数-1000.01，接着把它写成规格化形式-1.00001x23(按IEEE754标准)，然后计算阶码的移码=偏置值+阶码真值=127+3=130，最后短浮点数代码：数符位=1，阶码=10000010,尾数00001000000000000000000，写成十六进制为C1040000H。选项D是一个很容易被误选的选项，其错误在于没有考虑正EE754标准中隐含最高位1的情况，偏置值是128。96下列各类存储器中，不采用随机存取方式的是( )。［2011年408统考］A.EPROMB.CDROMC.DRAMD.SRAM【答案】B@@【解析】随机存取方式是指存储器的任何一个存储单元的内容都可以存取，而且存取时间与存储单元的物理位置无关。CDROM是只读的光盘存储器，采用串行存取方式而不是随机存取方式。97某计算机存储器按字节编址，主存地址空间大小为64乂8,现用4Mx8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是( )。［2011年408统考］A.22位B.23位C.25位D.26位【答案】D@@【解析】MAR应保证能访问到整个主存地址空间(RAM+ROM)。因为主存的地址空间大小为64MB=226B，所以MAR的位数至少需要26位。98偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是( )。［2011年408统考］A.间接寻址B.基址寻址C.相对寻址D.变址寻址【答案】A@@【解析】在四种不同的寻址方式中，间接寻址按指令的形式地址从主存中取出操作数的有效地址，然后再按此有效地址从主存中读出操作数。其余三种寻址方式可以统称为偏移寻址。99某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是（ ）。［2011年408统考］A.CF+OF=1B.SF+ZF=0C.CF+ZF=0D.CF+SF=0【答案】C@@【解析】判断无符号整数人那成立，满足的条件是结果不等于0,即零标志ZF=0，且不发生进位，即进位/借位标志CF=0。所以正确选项为&其余选项中用到了符号标志SF和溢出标志OF,显然可以排除掉。100下列给出的指令系统特点中，有利于实现指令流水线的是（ ）。［2011年408统考］I.指令格式规整且长度一致口.指令和数据按边界对齐存放川.只有Load/Store指令才能对操作数进行存储访问A.仅I、口B.仅口、田C.仅I、田D.I、U、m【答案】D@@【解析】指令定长、对齐、仅Load/Store指令访存，以上3个都是RISC的特征，使取指令、取操作数操作简化且时间长度固定，能够有效地简化流水线的复杂度。101假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是（ ）。［2011年408统考］A.每个指令周期中CPU都至少访问内存一次B.每个指令周期一定大于或等于一个CPU时钟周期C.空操作指令的指令周期中任何寄存器的内容都不会被改变D.当前程序在每条指令执行结束时都可能被外部中断打断【答案】C@@【解析】本题涉及的概念上俄多。首先，如果不采用Cache和指令预取技术，每个指令周期中至少要访问内存一次，即从内存中取指令。其次，指令有的简单有的复杂，每个指令周期总大于或等于一个CPU时钟周期。第三，即使是空操作指令，在指令周期中程序计数器PC的内容也会改变（PC值加"1"）,为取下一条指令做准备。第四，如果机器处于“开中断”状态，在每条指令执行结束时都可能被新的更高级的中断请求所打断。所以应选择选项C。102在系统总线的数据线上，不可能传输的是（ ）。［2011年408统考］A.指令Bq操作数C.握手（应答）信号D.中断类型号【答案】C@@【解析】握手（应答）信号属于通信联络控制信号应该在通信总线上传输，不可能在数据总线上传输。而指令、操作数和中断类型号都可以在数据线上传输。103假定有4个整数用8位补码分别表示为r1=FEH,r广F2H,r3=90H,r4=F8H。若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（ ）。［2010年408统考］A.r1xr2B.r2xr3C-r1xr4D-r2xr4【答案】B@@【解析】用补码表示时8位寄存器所能表示的整数范围为-128~+127。现在4个整数都是负数，r1=-2,r2=-14,r3=-112,r4=-8，在4个选项中，只有r2xr3=1568，结果溢出，其余3个算式结果都未超过127,不发生溢出。104假定变量i、f和d的数据类型分为int、float和double（int用补码表示,float和double分别用IEEE754单精度和双精度浮点数格式表示）,已知i=785,f=1.5678e3,d=1.5e100。若在32位机器中执行下列关系表达式，则结果为“真”的是( )。［2010年408统考］I.i==(int)(float)i口.f==(float)(int)fm.f==(float)(double)fIV.(d+f)-d==fA.I.nB.I.mc.n.mD.m、iv【答案】B@@【解析】数据类型不同的数据在运算之前需要进行数据类型的转换。口中，f的数据类型从float转换为int时，小数点后面4位会丢失，故口的结果不为真；IV中，d+f时需要对阶，对阶后f的尾数有效位被舍去而变为0,故d+f仍然为d，再减去d后结果为0，故V的结果也不为真。I和口进行数据类型的转换的时候并没有改变其值。105假定用若干个2Kx4位的芯片组成一个8Kx8位的存储器，则地址0B1FH所在芯片的最小地址是( )。［2010年408统考］A.0000HB.0600HC.0700HD.0800H【答案】D@@【解析】由题，知共需要8片2Kx4位的芯片组成存储器，将其分成4组，每组2个芯片；芯片中有11根地址线，存储器中有13根地址线，则存储器的地址线中高两位用于片选，低11位直接和芯片的地址端相连。0B1FH的二进制表示为0101100011111（注意，只有13位），高两位为01，故可知对应最小地址为0100000000000，即0800H。106下列有关RAM和ROM的叙述中，正确的是（ ）。［2010年408统考］RAM是易失性存储器，ROM是非易失性存储器口.RAM和ROM都采用随机存取方式进行信息访问RAM和ROM都可用作CacheIV.RAM和ROM都需要进行刷新A.I、口B.u、mC.I、HVD.u、m、v【答案】A@@【解析】RAM中的内容断电后丢失（易失性），ROM中的内容断电后不会丢失（非易失性），同时RAM和ROM都采用随机存取方式（即CPU对任何一个存储单元的存取时间相同），区别在于RAM可读可写，ROM只读不写。而ROM显然不可用作Cache,也不需要刷新，所以m和V的叙述都是错误的。109109下列选项中，不会引起指令流水线阻塞的是（ ）。［2010年408统考］107107下列命中组合情况中，一次访存过程中不可能发生的是（ ）。［2010年408统考］A.TLB未命中，Cache未命中，Page未命中B.TLB未命中，Cache命中，Page命中C.TLB命中，Cache未命中，Page命中D.TLB命中，Cache命中，Page未命中【答案】D@@【解析】TLB即为快表，快表只是慢表（Page）的副本，因此TLB命中，必然Page也命中，而当Page命中，TLB则未必命中，故D不可能发生；而Cache的命中与否与TLB、Page的命中与否并无必然联系。108下列寄存器中，汇编语言程序员可见的是（ ）。［2010年408统考］A.存储器地址寄存器（MAR）B.程序计娄攵器（PC）C.存储器数据寄存器（MDR）D.指令寄存器（IR）【答案】B@@【解析】CPU有5个专用寄存器，它们是程序计数器（PC）、指令寄存器（出）、存储器地址寄存器（MAR）、存储器数据寄存器（MBR）和状态标志寄存器（PSWR），这些寄存器中有些是CPU的内部工作寄存器，对汇编语言程序员来说是透明的，在汇编语言程序设计中不会出现。但汇编语言程序员可以通过制定待执行指令的地址来设置PC的值，所以程序计数器（PC）对于汇编语言程序员可见的。A.数据旁路（转发）B.数据相关C.条件转移D.资源冲突【答案】A@@【解析】由于采用流水线方式，相邻或相近的两条指令可能会因为存在某种关联，后一条指令不能按照原指定的时钟周期运行，从而使流水线断流。有三种相关可能引起指令流水线阻塞：①结构相关，又称资源相关；②数据相关;③控制相关，又称指令相关，主要由转移指令引起。110下列选项中的英文缩写均为总线标准的是（ ）。［2010年408统考］A.PCI、CRT、USB、EISAB.ISA、CPI、VESA、EISAC.ISA、SCSI、RAM、MIPSD.ISA、EISA、PCI、PCI-Express【答案】D@@【解析】选项A中的CRT和USB、选项B中的CPI、选项C中的RAM和MIPS均不是总线标准的英文缩写，只有选项D中的英文缩写均为总线标准。111冯・诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（ ）。［2009年408统考］A.指令操作码的译码结果B.指令和数据的寻址方式C.指令周期的不同阶段D.指令和数据所在的存储单元【答案】C@@【解析】在冯・诺依曼结构计算机中指令和数据均以二进制形式存放在同一个存储器中，CPU可以根据指令周期的不同阶段来区分是指令还是数据，通常在取指阶段取出的是指令，其他阶段（分析取数阶段、执行阶段）取出的是数据。112一个C语言程序在一台32位机器上运行。程序中定义了3个变量x、y和2其中x和z为int型，y为short型。当x=127，y=-9时执行赋值语句z=x+y后，x、y和z的值分别是（ ）。［2009年408统考］A .x=0000007FH , y=FFFFFFF9H ,z=00000076HB .x=0000007FH , y=FFFFFFF9H ,z=FFFF0076HC .x=0000007FH , y=FFFFFFF7H ,z=FFFF0076HD .x=0000007FH , y=FFFFFFF7H ,z=00000076H【答案】D@@【解析】当两个不同长度的数据，要想通过算术运算得到正确的结果，必须将短字长数据转换成长字长数据，这被称为“符号扩展"。例如，x和z为int型，数据长32位，y为short型，数据长16位，因此首先应将y转换成32位的数据，然后再进行加法运算。运算采用补码的形式，而x的补码是0000007FH,y的补码是FFFFFFF7H，所以x+y=00000076H。113浮点数加、减运算一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27x29/32,Y=25x5/8，则用浮点加法计算X+Y的最终结果是（ ）。［2009年408统考］A.001111100010B.001110100010C.010000010001D.发生溢出【答案】D@@【解析】X和Y的阶码不同，所以应该先对阶，对阶原则为：小阶向大阶看齐。因此将Y对阶后得到：Y=27x5/32，然后将尾数相加，得到尾数之和为：34/32。因为这是两个同号数相加，尾数大于1，则需要右规，阶码加1。由于阶码的位数为5位，且含两位符号位，即阶码的表示范围在-8~+7之间。而阶码本身等于7,再加1就等于8。因此，最终结果发生溢出。114某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（ ）。［2009年408统考］A.0B.1C.4D.6【答案】C@@【解析】首先根据主存地址计算所在的主存块号，然后根据组相联映射的映射关系K=ImodQK代表Cache的组号』代表主存的块号,Q代表Cache的组数）来计算Cache的组号。由于每个主存块大小为32字节，按字节编址，那么主存129号单元所在的主存块号是4，Cache共有16块，采用2路组相联映射方式即每组2块）故Cache有8组，按照上面的公式可以计算得到Cache的组号二4mod8=4。115某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2Kx8位的ROM芯片和4Kx4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（）。［2009年408统考］A.1、15B.2、15C.1、30D.2、30【答案】D@@【解析】主存储器包括RAM和ROM两部分，ROM区为4KB，则RAM区为60KB。存储容量的扩展方法有字扩展、位扩展、字和位同时扩展三种。选用2Kx8位的ROM芯片只需采用2片芯片进行字扩展便可得到4KB的ROM区；选用4Kx4位的RAM芯片，需采用（60长、8）/（4长、4）=30片芯片进行字和位同时扩展。116某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第1字节为操作码字段，第2字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是（ ）。［2009年408统考］A.2006HB.2007HC.2008HD.2009H【答案】C@@【解析】相