数字电子技术教学省公开课一等奖全国示范课微课金奖课件

数字电子技术教材阎石：数字电子技术（第四版）第一章第五章第四章第三章第二章第八章第七章第六章第九章1/173第一章：逻辑代数基础1.1概述1.2逻辑代数中三种基本运算1.3逻辑代数基本公式和惯用公式1.4逻辑代数基本定理1.5逻辑函数及其表示方式1.6逻辑函数公式化简法1.7逻辑函数卡诺图化简法1.8含有没有关项逻函及其化简2/1731.1概述1.1.1数字量和模拟量模拟量：随时间是连续改变物理量。特点：含有连续性。表示模拟量信号叫做模拟信号。工作在模拟信号下电子电路称为模拟电路。数字量：时间、幅值上不连续物理量。特点：含有离散。表示数字量信号叫做数字信号。工作在数字信号下电子电路称为数字电路。3/1731.1.2数制和码制一、数制通式：1、十进制(Decimal)①有十个数码：0、1、┅┉9；②逢十进一（基数为十）；③可展开为以10为底多项式。如：（48.63）＝4/1732、二进制（Binary)①有两个数码：0、1；②逢二一（基数为2）；③可展为以2为底多项式。如：式中：同理：用一样方法可分析十六进制数，此处不再说明。称为位权。5/173十进制二进制十进制二进制00000810001000191001200101010103001111101140100121100501011311016011014111070111151111下面说明十进制与二进制间对应关系：6/173二、数制转换1、二十方法：按位权展开再求和即可。2、十二整数部分：除2取余法

199

18148112024010011演算示例（19）D＝（

）B7/173小数部分：乘2取整法例：（0.625）D＝（）B0.625＊21.2500.501.00.1013、二十六方法：从小数点开始左右四位一组，然后按二、十进制对应关系直接写出即可。如：（110110010.11011）B＝=（1B2.D8）HB21D88/173二、码制内容见下表比如，一位十进制数0~9十个数码，用四位二进制数表示时，其代码称为二——十进制代码，简称BCD代码。用不一样数码表示不一样事物方法，就称为编码。为便于记忆和处理，在编码时必须遵照一定规则，这些规则就称为码制。BCD代码有各种不一样码制：8421BCD码、2421BCD码、余3码等，9/173十进制编码种类0123456789权8421码00000001001000110100010101100111100010018421余3码00110100010101100111100010011010101111002421码（A）00000001001000110100010101100111111011112421余3循环码00100110011101010100110011011111111010102421码（B）000000010010001101001011110011011110111124215211码0000000101000101011110001001110011011111521110/1731.2逻辑代数中三种基本运算逻辑代数(布尔代数)用来处理数字逻辑电路分析与设计问题。参加逻辑运算变量叫逻辑变量，用字母A，B……表示。每个变量取值非0即1。逻辑变量运算结果用逻辑函数来表示，其取值也为0和1。0、1含义在逻辑代数及逻辑电路中，0和1已不再含有值概念。仅是借来表示事物两种状态或电路两种逻辑状态而已。如：

真－1合－1高－1取值；开关；电平。假－0分－0低－011/1732、与逻辑真值表3、与逻辑函数式4、与逻辑符号5、与逻辑运算&ABY00=001=010=011=1Y=ABABY000110110001一、与逻辑运算1、与逻辑定义某一事件能否发生，有若干个条件。当全部条件都满足时，事件才能发生。只要一个或一个以上条件不满足，事件就不发生，这种决定事件因果关系“与逻辑关系”。12/173二、或逻辑运算AB011011Y01112、或逻辑真值表3、或逻辑函数式4、或逻辑符号Y=A+B0+0=0；0+1=1；1+0=1；1+1=15、或逻辑运算≥1ABY1、或逻辑定义00某一事件能否发生，有若干个条件。只要一个或一个以上条件满足，事件就能发生；只有当全部条件都不满足时，事件就不发生，这种决定事件因果关系“或逻辑关系”。13/173三、非运算条件具备时，事件不能发生；条件不具备时事件一定发生。这种决定事件因果关系称为“非逻辑关系”。5、非逻辑运算4、非逻辑符号3、非逻辑函数式2、非逻辑真值表AY0110Y=A1AY0=11、非逻辑定义1=014/173四、几个最常见复合逻辑运算1、与非Y=AB&ABYAB00011011Y11102、或非≥1ABYAB00011011Y1000Y=A+B3、同或AB00011011Y1001Y=AB+AB=A⊙BABY4、异或AB00011011Y0110ABY1Y=AB+AB=AB15/1731.3逻辑代数基本公式和惯用公式序号公式序号公式910·A=021·A=A3A·A=A45A·B=B·A6A·(B·C)=(A·B)·C7A·(B+C)=A·B+A·C8A·A=0A·B=A+BA=A100=1111213141516171819A+A·B=A+B1=01+A=10+A=AA+A=AA+B=B+AA+(B+C)=(A+B)+CA+B·C=(A+B)·(A+C)A+A=1A+B=A·B111213141516171816/173试证实：A+AB=A1)列真值表证实2)利用基本公式证实1、A+AB=A+B推广A+ABC=A+BCAB+ABC=AB+CA+AB=A+BAB+ABC=AB+C2、AB=A+B推广ABC=A+B+C同理：A+B+C=ABC二、推广举例ABA+AB0+0·0=00+0·1=0

1+1·0=11+1·1=1A0011

A+AB=A(1+B)=A·1=A惯用公式证实与推广一、证实举例000110113、冗余律AB＋AC＋BC＝AB＋AC17/1731.4、逻辑代数基本定理1.4.1代入定理

在逻辑代数中，如将等式两边相同变量都代之以另一逻函，则等式依然成立。如：A＋AB＝A＋B故：AC+D+AC+DB＝AC+D+B1.4.2反演定理

将逻函中“+”变“＊”，“＊”变“+”；“0”变“1”，“1”变“0”；原变量变反变量，反变量变原变量，所得新式即为原函数反函数。将逻函中“+”变“＊”，“＊”变“+”；“0”变“1”，“1”变“0”；变量不变，所得新式即为原函数对偶式。如：Y＝（A+BCD）E，则Y＝A（B+C+D）+E＝A（B+CD）+E1.4.3对偶定理如：Y＝A（B+C），则Y‘＝A+BC如：Y＝（A+BCD）E，则Y＝A（B+C+D）+E＝A（B+CD）+E18/1731.5逻辑功效描述方法1.5.2真值表1.5.1逻辑函数表示式Y＝ABC+ABC+ABCABCY00000101001110010111011100000111上述逻函真值表如右表所表示。逻函是以表示式形式反应逻辑功效。真值表是以表格形式反应逻辑功效。19/1731.5.3逻辑图

以逻辑符号形式反应逻辑功效。与上述逻函对应逻辑电路以下逻辑功效还有其它描述方法。&&&≥111ABCY20/1731.5.4各种逻辑功效描述方法间转换关系逻函真值表逻辑图例：已知逻辑图，求其真值表。解：先由逻辑图写出逻函表示式，再将逻函表示式化为与或式并以此列出真值表。21/173Y＝AAB·BAB＝AAB+BAB＝A（A+B）+B（A+B）＝AB+ABABY0001101100111.6逻函公式化简法1.6.1化简意义先看一例：先学做人后学专业&&&&ABY22/17311&&≥1BACY——与或表示式——与或非表示式——与非与非表示式——或非或非表示式——或与表示式=ABAC=(A+B)(A+C)=AB+ACY=AB+AC=AB+AC=A+B+A+C

可见，同一逻函能够有各种表示方式，对应有不一样实现电路。那么哪种实现电路方案最简单呢？所以，化简就成为最主要、最有实际意义问题了。★23/1731.6.2化简标准1、表示式中乘积项最少（所用门最少）；2、乘积项中因子最少（门输入端数最少）；3、化为要求表示形式（便于用不一样门来实现）。1.6.3

公式化简法例1：Y＝AB+AB+ABC+ABCD+ABCD＝AB（1+C）+AB+（AB+AB）CD＝AB+AB+AB+ABCD＝AB+AB+CD24/173例2：Y=ABC+AD+CD+BD+BED=ABC+AD+CD+BD=ABC+(A+C)D+BD=ABC+ACD+BD=ABC+ACD例3：Y=AB+BC+BC+AB=AB(C+C)+BC(A+A)+BC+AB=ABC+ABC+ABC+ABC+BC+AB=BC+AC+AB人关键竞争力是“学习”25/1731.7逻函卡诺图化简法公式化简法建立在基本公式和惯用公式基础之上，化简方便快捷，不过它依赖于人们对公式熟练掌握程度、经验和技巧，有时化简结果是否为最简还心中无数，而卡诺图化简法含有规律性，易于把握。1.7.1逻函标准形式逻函有两种标准表示形式，即最小项和最大项表示形式，这里主要介绍最小项表示形式。一、最小项定义：设某逻函有ｎ个变量，ｍ是ｎ个变量一个乘积项，若ｍ中每个变量以原变量或反变量形式出现一次且只出现一次，则ｍ称为这个逻函一个最小项。26/173如：Y（A、B、C、D）＝ABCD+ABCD+ABC是不是1、最小项性质①、ｎ个变量必有且仅有2ｎ最小项000001010011100101110111ABCABCABCABCABCABCABCABC编号m0m1m2m3m4m5m6m7ABC最小项约定：原变量用“1”表示；反变量用“0”表示。注：用编号表示最小项时，变量数不一样，相同编号所对应最小项名也不一样。如，ｍ6：对三变量逻函为ABC；对四变量逻函为ABCD27/173②、全部最小项之和恒等于128/173如：Y（A、B、C、D）＝ABCD+ABCD+ABC是不是1、最小项性质①、ｎ个变量必有且仅有2ｎ最小项000001010011100101110111ABCABCABCABCABCABCABCABC编号m0m1m2m3m4m5m6m7ABC最小项约定：原变量用“1”表示；反变量用“0”表示。注：用编号表示最小项时，变量数不一样，相同编号所对应最小项名也不一样。如，ｍ6：对三变量逻函为ABC；对四变量逻函为ABCD29/173②、全部最小项之和恒等于1

依据这一性质知，逻函普通不会包含属于它全部最小项。2、最小项求法30/173注：●在真值表中，逻函所包含最小项恰是逻函取值为“1”所对应项，如：●逻函最小项表示形式是唯一。ABCY00000101001110010111011100010111二、最大项——自学1.7.2逻函卡诺图表示法一、逻辑相邻项定义：在逻函两个最小项中，只有一个变量因互补而不一样外，其余变量完全相同。如：与31/173显然，在真值表中，几何相邻两个最小项未必满足逻辑相邻。那么，能否将真值表中最小项重新排列从而使得几何相邻必逻辑相邻呢？答案是：能，那就是真值表！ABCABCABCABCABCABCABCABCAAｍ0ｍ4ｍ3ｍ2ｍ1ｍ7ｍ6BCBCBCBC0100011110ｍ5ABC二变量：0101AB珍爱环境就是珍爱生命32/173四变量：ABCD0001111000011110请同学们考虑它相邻关系。二、相邻项合并规则两个相邻项合并可消去一个变量，如：33/173四个相邻项合并可消去两个变量，如：八个相邻项合并可消去三个变量，如：同理：十六个相邻项合并可湔去四个变量；以这类推。ABCD000111100001111034/1731.7.3逻函卡诺图化简法化简标准：●被圈最小项数应等于2ｎ个；●卡诺圈应为矩形且能大不小；●最小项可被重复圈但不能遗漏；●每圈最少应包含有一个新有最小项。例1：Y＝Σｍ（0，1，3，5，7）ABCD0001111000011110Y11111例2：Y＝Σｍ（0，4，5，7，15）11=ACD+ABC+BCD=ACD+ABD+BCD

此例说明：逻函化简结果不一定是唯一，但最简程度一定是唯一。＝AD+ABC35/173例3：Y＝BD+ABCD+ACD+ACD+ABCD1111Y＝BD+ABC+ACD+ACD+ABCABCD0001111000011110Y1111Y=ABC+ACD+ACD+ABC例3：Y=Σm(1,2,3,4,5,6,7,8,9,10,11,12,13,14)1111111111111100圈“1”法：圈“0”法：Y＝BC+AD+AB+CD依据：∵Y+Y＝1，即（Y+Y）包含全部最小项，∴未被Y包含最小项必被Y所包含；又∵Y＝1时，Y＝0，∴Y＝Σｍ（0，15）36/173Y＝ABCD+ABCD1.8约束逻函化简法1.8.1约束项和约束条件在8421BCD码中，m10~m15这六个最小项是不允许出现，我们把它们称之为约束项（无关项、任意项）。Σｍ（10，11，12，13，14，15）＝0——称为约束条件。1.8.2约束逻函化简例：设A、B、C、D为一位8421BCD码，当C、D两变量取值相反时，函数值取值为1，不然取值为0，试写出逻函最简表示式。解：先列出该逻辑问题真值表：此例说明：卡诺图不但能够化简逻函，还能够转换表示形式。Y＝ABCD+ABCD37/173ABCDY00000001001000110100011001010111100010010100001111ABCD0001111000011110Y1111138/173第二章：门电路2.1概述2.2二、三极管开关特征2.3最简单与、或、非门电路2.4TTL门电路2.5CMOS门电路39/1732.2二、三极管开关特征2.2.1

二极管开关特征＋U2－＋U1－SRD截止＋－断开_+导通闭合2.1概述

用以实现基本逻辑运算和复合逻辑运算单元电路统称为门电路一、门电路二、正、负逻辑10正逻辑01负逻辑40/1732.2.2三极管开关特征VO/V0t/msVi/V0t/ms截止区放大区饱和区截止区：Iｂ＝Iｃ＝0，Vｃｅ＝Vｃｃ相当于饱和区：Iｃ＝Vｃｃ/(βRc)=Ics，Vｃｃ＝0V相当于VOVｉVCCRCRｂVT41/1732.3最简单与、或、非门电路2.3.1二极管与门ABY0V0V0V3V3V0V3V3V0.7V0.7V0.7V3.7V约定：电平高电平—“1”低电平—“0”ABY000110110001Y=A·B—与逻辑功效5VRABYD2D10V3V0.7V3.7V42/1732.3.2二极管或门ABY000110110111Y=A+B—或逻辑功效人•自然YABRD1D20V3V0V2.3V43/1732.3.3三极管非门AY0110I2I1Y=A一、当ｖｉ＝0V时Vｂｅ＝ｖｉ－VEER1R1＋R2＝0－8＊3.33.3＋10＝－2V，所以VT截止，IC=0，VO=5V。＝－2V，VEE(-8V)R210kVCC(5V)AYR13.3kRC1kTβ=200V5V5V0V44/173IbIC二、当Vi=5V时设：T导通，则：VBE＝0.7V，所以，Vｉ－ｖｂｅR1I1＝5－0.73.3＝1.3ｍA，＝Ｖｂｅ－（－VEE）R2I2＝0.7－（－8）10＝0.87ｍA，＝I1－I2＝Iｂ＝0.43ｍA，ＶCCβRCIBS＝520＊1＝0.25ｍA＝ICSβRｃ＝而VCC(5V)AYR13.3kRC1kTβ=200V5V5V0VVEE(-8V)R210kI2I145/173又因为Iｂ＞IBS，所以T饱和导通，ｖｏ＝0V2.4TTL门电路2.4.1TTL反相器一、电路结构及工作原理0.2V3.4V1、输入A＝0.2V（VIL）T1导通，VB1＝0.9V，VIL＝0.2V0.9VT2、T4截止，IB1＝(VCC－VB1)/R1

=1.025ｍA。R21.6ｋR14ｋR31ｋR4130D1T1D2T2T3T4AVCC（5V）Y46/173R21.6ｋR14ｋR31ｋR4130D1T1D2T2T3T4AVCC（5V）YVIL＝0.2V0.9VY（输出）＝VCC－VR2－VBE3－VD2＝3.4V＝VOH。VO＝3.4V2、输入A＝3.4V（VOH）T1集电结导通、T2、T4饱和，VB1＝2.1V，2.1VVIH＝3.4VT1发射结反偏，T1深度饱和，0.7V0.9VVE2＝VB1－VBC1－VBES2＝2.1V－0.7V－0.7V＝0.7V，VC2＝VE3＋VCES2＝0.7V＋0.2V＝0.9V，所以T3、D2截止，VO＝0.2V。VO＝0.2V47/173二、电压传输特征Ｖo＝ｆ（VI）0VO/VVI/V3.4VABCDR21.6ｋR14ｋR31ｋR4130D1T1D2T2T3T4AVCC（5V）Y15VVV＋－VTHVTH—称为阈电压或门槛电压，约为1.4V。48/173然后依据电压传输特征曲线由：三、输入噪声容限普通大约：VL（ｍａｘ）VL（ｍｉｎ）VLN（0.2V）VH（ｍｉｎ）VH（ｍａｘ）VHN（3V）VIL（ｍａｘ）＝0.8V；VIH（ｍｉｎ）＝2.0V。VOL（ｍａｘ）＝0.4V。VOH（ｍｉｎ）＝2.4V；VIH（ｍｉｎ）。VOH（ｍｉｎ）VIL（ｍａｘ）；VOL（ｍａｘ）通常，极难确保输入、输出电平在正常值上一直不变，首先要求：49/1730VO/VVI/V3.4VABCDVOH（ｍｉｎ）VIH（ｍｉｎ）VIL（ｍａｘ）VOL（ｍａｘ）VOL（ｍａｘ）VOH（ｍｉｎ）11VOVI定义：VNL＝VIL（ｍａｘ）－VOL（ｍａｘ）

＝0.8V－0.4V＝0.4V；VNH＝VOH（ｍｉｎ）－VIH（ｍｉｎ）＝2.4V－2.0V＝0.4V噪声容限反应了门电路抗干扰能力。50/1732.4.2TTL反相器输入、输出特征一、输入特征ｉI＝ｆ（ｖI）1＋－ｖIｉI5V5VR1T1VBE2VBE4vI/VｉI/ｍA0IISIIH（＜0.04mA）1.4VIIS—称为输入短路电流；IIH—称为高电平输入电流。二、输出特征ｖO＝ｆ（ｉL）ｉLｖO5V1RL51/1731、高电平输出特征5VR2T3ｖOHD2R4RLｉLｉL/ｍAｖOH/V05ｍA74系列门电路输出高电平时ｉL不能超出0.4ｍA。2、低电平输出特征5VRLT4ｖOLR3ｉLｉL/ｍAｖOH/V00.2V16ｍA52/1733、扇出系数NOIOHｉL输出高电平时NO:NOH=IOH(max)/IIH=0.4/0.04=10。NOL=IOL(max)/IIS=16/1=16。ｖOH输出低电平时NOL:IISｖOLｉL春111153/173三、输入端负载特征ｖI＝ｆ（RI）1VｖIRI5V5VR1T1VBE2VBE4RIRL/ｋΩｖI/V01.4ｖI＝(VCC－VBE1)RI/(RI+R1)=(5－0.7)RI/(RI+4)=4.3RI/(RI+4)2.4.4其它类型TTL电路一、与非门、或非门、与或非门等&≥1≥1&2.4.3TTL反相器动态特征自学54/173二、OC(OpenCollectorGate)门和TS(Three-StateOutput)门问题提出：VOLVOHR4D2T3T45V过电流1、OC门R2R1R3T2T4BVCCYAY=AB&经典TTL门电路输出端不能并接使用。R4D2T3T45V55/173&&&&1&m个门n个输入端RLVCC线与RL称上拉电阻。选择方法以下：VOHVOHVOHIOHILMIOHIIHIL式中：IOH输出三极管截止时漏电流；ILM输出三极管允许最大电流；m’负载门个数，若负载门输入端为或运算，则m’应为输入端数。IILVOL56/1732、TS门R2R1R3D1T1D2T2R4T3T4BVCCENAP11Y当EN=1时：Y=AB当EN=0时：T3、T4均截止，输出呈高阻态(禁态)。&ENBAY高电平有效：低电平有效：&ENBAY即使OC门和TS门都能实现线与，但OC门优势在于经过外接不一样电源电压可取得不一样输出高电平；而TS门优势在于可方便地组成总线结构。如：57/173单总线：ENEN&AY&B&Z&ENEN双总线：ZEN&&&&BYA2.5其它类型双极型数字集成电路以下电路仅作扼要介绍。2.4.5改进型TTL电路74H系列、74S系列、74LS系列等。ECL电路、I2L电路。静58/1732.6CMOS门电路2.6.1CMOS反相器VOVIVDDT2T11、电路结构及工作原理设：VDD>VTH1+VTH2,且VIL=0V，VIH=VDD。则：输入与输出间为非逻辑关系。2、电压传输特征和电流传输特征0VDDVDDVDD/2VDD/2VIVODCBAVDDVDD/2iDVIVTH1VTH2059/1732.6.2CMOS反相器输入、输出特征VOVIVDDT2T1D2DIRSVIiI0VDD+0.7V-0.7VVDDT2RLiD2iOLVIH=VDDVOLVOLiOL0VDD=5V10V15V60/173BAYVDDT4T3T2T1A0101B0011Y1110Y=AB2.6.3CMOS与非门2.6.4CMOS传输门和双向开关CCVDDO/II/OT2T1VIt010V3V7VT1导通T2导通SWCI/OO/I设：传输信号电压为10V，C=10V，C=0V，VTH1=VTH2=3V。TGC1O/II/O61/173第三章：组合逻辑电路3.1概述3.2组合逻辑电路分析方法和设计方法3.3若干惯用组合逻辑电路3.4组合逻辑电路中竞争冒险现象62/1733.1概述电路特点：功效特点:任意时刻输出信号只与此时刻输入信号相关，而与信号作用前电路输出状态无关。不包含有记忆功效单元电路，也没有反馈电路。组合逻辑电路特点:数字电路组合逻辑电路时序逻辑电路63/1733.2组合逻辑电路分析方法和设计方法3.2.1组合逻辑电路分析方法已知逻辑电路分析逻辑功效►由逻辑电路写出逻函表示式；分析步骤：►化简逻函并变换为与或式；►列真值表，判断其功效。例：试分析图示电路逻辑功效。&≥1&CBAY解：64/173ABCY00000101001110010111011111000000功效：☞检测三位二进制码是否相同；☞检测三台设备工作状态是否相同；☞检测三个输入信号是否相同。3.2.2组合逻辑电路设计方法已知逻辑功效设计实现电路设计步骤：►画出逻辑图并选择适当器件实现逻函。►列真值表；►写出逻函表示式并化简为适当形式；►分析逻辑功效确定输入变量、输出函数；65/173例：电路设计一三人表决电路。解：设：分别用A、B、C代表三意见，取值=1，同意；=0，不一样意。Y代表表决结果，Y=1，经过；0，未经过。ABCY00000101001110010111011110001101&&&&CBAY66/1733.3几个惯用组合逻辑电路3.3.1编码器一、普通编码器编码：用文字、符号、数字表示特定对象过程。如电话号码、运动员编号、姓名等均属编码。特指：把输入每一个高低电平信号编成一个对应二进制代码电路。3位二进制编码器(8线—3线编码器)：3位二进制编码器Y2Y1Y0I7I1I0I0I1I2I3I4I5I6I7Y0Y2Y3100000000100000000000001000001111♥任一时刻仅允许有一个输入端为高电平(有效)—约束。67/173由真值表写出逻函表示式并利用约束项化简可得：≥1≥1≥1I7I6I5I4Y2I3I1I2Y1Y0二、优先编码器特点：允许多个输入信号同时有效，但只对优先权最高一个输入信号进行编码。☺8线—3线编码器74LS148：电路见P141：F3.3.3输入：I0~I7，低电平有效；输出：Y0~Y3，低电平有效。68/173由电路易得：S—称为选通输入端，S=0，编码器工作；1，编码器不工作。低电平有效。YS—称为选通输出端，低电平有效：0，表示编码器工作且无信号输入；YS=1，编码器工作且有输入信号。YEX—称为扩展输出端，低电平有效。YEX=0，表示，编码器工作且有输入信号。69/173逻辑符号：用二片74LS148扩展为16线—4线编码器：Y2Y1Y0YSYEX74LS148SI0I1I2I3I4I5I6I7Y2Y1Y0YSYEX74LS148SI0I1I2I3I4I5I6I7A15A14Z1A8A3Z2Z3&&&&Z0A12A13A9A10A11A7A6A5A4A2A1A0☺10线—4线(8421BCD码)编码器74LS147电路见P144F3.3.5：输入：I0~I9，代表0~9十个数码；输出：Y3~Y0，代表一位8421BCD码。节能型&&70/1733.3.2译码器译码是编码逆过程，它是将输入代码转换成对应高低电平输出。一、二进制译码器3位二进制译码器（3线-8线）：111A0A1A2Y0Y1Y7Y2VCC输入：A2A1A0代表3位二进制码。输出：Y7~Y0代表0~7八个数码。Y0=A2A1A0，Y7=A2A1A0…71/173集成3线—8线译码器74LS138，电路见P146、F3.3.8。由电路易得：Y0=A2A1A0S=m0S，Y1=A2A1A0S=m1S，Y7=A2A1A0S=m7S…S=S1S2S3—称为译码控制端(使能端)。S=0，不工作；1，工作。1000S2+S30111S1

1111111111111111011111111011111111111111000001111Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0功效表72/173Y0Y1Y2Y3Y4Y5Y6Y7

74LS138S1S2S3A2A1A0

二、BCD码(4线—10线)译码器逻辑符号8421BCD码译码器74LS42A3A2A1A0：输入，表示8421BCD码；Y0~Y9：代表0~9十个数码。Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9

74LS42A3A2A1A0

Y0Y1Y2Y3Y4Y5Y6Y7

74LS138S1S2S3A2A1A0

用二片138扩展为4线—16线译码器：Z14Z15Z13Z12Z11Z10Z9Z8Z7Z6Z5Z4Z3Z2Z1Z05VD3D1D2D073/173三、显示译码器显示器驱动器代码常见显示器发光二极管LED；液晶LCD。1、七段字符显示器(数码管)译码器bacdefgD.PabgD.PabgD.P2、BCD—七段显示译码器111111001100001110011000000011001YaYbYcYdYeYfYgA3A2A1A0据8421BCD码和数码管工作原理可列出真值表：74/173由真值表可求出各输出端逻函表示式，如：A3A2A1A00001111000011110Ya1111111100000000Ya=A3A2A1A0+A2A0+A3A1同理可得：Ya=A3A2A1A0+A2A0+A3A1Yc=A2A1A0+A3A2Yd=A2A1A0+A2A1A0+A2A1A0Yb=A3A2A1A0+A2A0+A3A1Ye=A2A1+A0Yf=A3A2A0+A2A1+A1A0Yg=A2A1A0+A3A2A1据此，可画出逻辑电路图。75/173♣集成BCD码—七段显示译码器7448：电路见P155F3.3.15，其逻辑符号为：YaYbYcYdYeYfYg

74LS48

BI/RBOA3A2A1A0

LT

RBI

电路由两部分组成：译码部分；控制部分。▶灯测试输入信号LT：输入，用以检验数码管好坏。LT=0，七段全亮；1，电路正常译码。▶灭零输入信号RBI：输入，当RBI=0时，若输入A3A2A1A0=0000，则七段全灭，不显示；若A3A2A1A0≠0000，则照常显示。76/173▶灭零输出信号RBO：输出，当芯片本身处于灭零状态(即RBI=0且A3A2A1A0=0000)时，RBO=0，不然RBO=1。利用RBI、RBO信号，在多位显示系统中能够熄灭多出零，如：003.8010RBIRBORBIRBORBORBIRBIRBORBORBIRBORBIRBORBI5V7447介绍：其功效与7448完全相同，仅是输出为低电平有效，可作来驱动共阳极组LED显示器。77/1733.3.3数据选择器一、数据选择器工作原理D1D0D2D3YSA1A0A1A0Y00011011D1D0D2D3Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3&1&&&1≥1A1A0D1D0D2D3Y1ST78/173二、集成数据选择器▲双四选一数据选择器74LS153：两个数据选择器公用地址输入端和电源。Y1Y2A1

74LS153A0D10D11D12D13S1D20D21D22D23S2▲八选一数据选择器CC4512：DIS

YA2INHCC4512A1D0D1D2D3D4D5D6D7A0Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D779/173功效表为：正常工作Y=0(不工作)输出高阻态00011功能DISINH3.3.4加法器先看一例：1101+10111110010此例说明：只有最低位为两个数码相加，其余各位都有可能是三个数码。加得结果必须用二位数来表示，一位反应本位和，一位反应进位。一、1位加法器♦半加器ABSCO00011011

01100001S=AB+ABCO=AB=1＆ABSCOA∑SBCO80/173♦全加器ABCISCO0000010100111001011101110010100110010111S∑COABCI二、多位加法器串行进位：CO∑SABCICO∑SABCICO∑SABCIS1S0C0S2A1A0A2B1B0B281/1733.3.5数值比较器ABY(A<B)Y(A=B)Y(A>B)00011011010100001010一、1位数值比较器≥1&1&1Y(A<B)Y(A>B)Y(A=B)AB二、多位数值比较器A=A3A2A1A0B=B3B2B1B0①②③④82/173A3B3A3B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3B3A2B2A2B2A2=B2A2=B2A2=B2A2=B2A2=B2A2B2A1B1A1B1A1=B1A1=B1A1=B1A1B1100001100001100001100001010A0B0A0B0

A0=B0Y(A<B)Y(A=B)Y(A>B)A0

B0

83/1733.3.6用集成器件设计组合逻辑电路一、用译码器设计例1：用74LS138实现以下一组逻函解：先将逻函表示为最小项形式：Z1＝ｍ4+ｍ6+ｍ3+ｍ5Z3＝ｍ2+ｍ3+ｍ5Z2＝ｍ3+ｍ7+ｍ1若令：A=A2，B=A1，C=A0，则有：Z1＝ｍ4+ｍ6+ｍ3+ｍ5＝ｍ4ｍ6ｍ3ｍ5＝Y4Y6Y3Y5Z2＝ｍ3+ｍ7+ｍ1＝ｍ3ｍ7ｍ1＝Y3Y7Y1Z3＝ｍ2+ｍ3+ｍ5＝ｍ2ｍ3ｍ5＝Y2Y3Y5由74LS138知，在译码状态下有：Y0=m0，Y1=m1，…Y7=ｍ7。84/173Y0Y1Y2Y3Y4Y5Y6Y7

74LS138S1S2S3A2A1A0

&&&Z2Z1Z3ABC10二、用数据选择器设计普通说来，4选1数选器可实现3变量以下逻函，8选1数选器可实现4变量以下逻函，在允许添加门电路时，可实现任一逻函。例2：用4选1实现Z=AC+ABC+ABC解：ABZY=A1A0D0+A1A0D1+A1A0D2+A1A0D3

Z=ABC+ABC+ABC+ABC=ABC+AB+ABC若令A1=A，A0=B，Y=Z，则经过比较对应项可得：D0=C，D1=1，D2=C，D3=0。A1YA0D0D1D2D3SCC10085/173例3：用8选1实现逻函Z=ABC+BD+ABCDE解：若令A2=A，A1=B，A0=C，Y=Z，则：Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7Z=ABC+ABCD+ABCD+ABCD+ABCD+ABCDEDIS

YA2INHCC4512A1D0D1D2D3D4D5D6D7A0ABC00ZD&01E润86/1733.4组合逻辑电路中竞争_冒险现象▶Y=ABAC=AB+AC1&&&BACYG1G2G3G4Y1Y2原因分析：当B＝C＝1时，Y＝A+A应恒等于1但因为存在延迟时间tpd，使得G2、G3输入信号不一样时改变，造成G4输入信号也不一样时改变，遭成G4输出产生不应出现负脉冲，该负脉冲对后续电路将产生造成干扰。称：A+A—0型冒险。B、C1AAY1Y2tpd2tpd1Y87/1731BACYG1G2G3G4Y1Y2≥1≥1≥1▶Y=A+B+A+C=AA+AC+AB+BCB、C0AAY1Y2tpd2tpd1Y称：AA—1型冒险。当B＝C＝0时，Y＝AA应恒等于0，但考虑tpd后，输出端出现了正干扰脉冲。♠判断方法：当其它变量取常值时，若逻函能化为A+A、AA形式，则存在竞争冒险现象。♥消除方法：♩在电路输出端接入滤波电容。♪在电路输入端加选通脉冲。♫在逻函中增加冗余项。88/173第四章：触发器4.1概述4.2触发器4.3触发器电路结构和逻辑功效间关系锲而不舍金石可镂89/1734.1概述含有记忆功效逻辑单元称为触发器。触发器是组成时序电路基本单元。特点：☞含有两个稳定状态“0”和“1”；☞依据需要能够置“0”、置“1”。分类：功效RSJKD；TT’结构基本RS同时RS主从型。边缘型90/1734.2触发器4.2.1基本RS触发器&&RDSDQQ一、电路结构•两与非门交叉耦合而成。•两输入端RD、SD，两互补输出端Q、Q。•用Q端状态表示触发器状态。二、工作原理维持置00置11约束1*11010Qｎ00功效Qｎ+1RDSD▶真值表RD—直接复位端。SD—直接置位端。0111100011111000100110010011001111≥1≥1QQSDRD或非门91/173▶时序图QQSDRD状态不定▶动作特点输入信号时刻决定着输出状态。▶逻辑符号QQRDSDQQRDSD与非门或非门•结构简单。•输入信号存在约束。•电路每时每刻都接收输入信号。三、优缺点92/1734.2.2同时RS触发器&RSQQ&&&CP一、电路结构由基本RS触发器和导引门组成。二、工作原理11100100Qn+1=00约束1＊Qn+1=11Qn+1=QnQnRS功能Qn+1CP01111100000111100001001011▶动作特点在CP＝0时，不接收输入信号，在CP＝1时才接收。输入信号决定触发器翻转方向（状态），时钟脉冲决定触发器翻转时刻，这是全部含有CP触发器共同特点。RDSD93/173▶时序图RCPSQ干扰错误▶逻辑符号三、缺点♪输入仍有约束♫抗干扰能力差四、触发器逻辑功效描述方法♥真值表♥时序图♥特征方程Qn+10001111001RSQn111♥状态转换图01R=S=0R=0,S=1R=1,S=0R=0S=Qn+1=S+RQnSR=0QQR

S>cp94/1734.2.3主从型触发器1、电路结构2、工作原理1CP&&&&RS&&&&QQ由两个同时RS触发器串接和一个电子开关组成。从触发器从触发器cpRSQnQn+10000001110011001101010011111000110011101*1一、主从RS触发器▶动作特点输入信号分两步走，在CP＝1时将输入信号接收到主触发器中，在CP＝0时再将输入信号存入到从触发器内。95/173▶时序图CPRSQ’Q干扰，波形会怎样？▶逻辑符号3、优缺点•输入信号无约束。•易受干扰。二、主从JK触发器1、电路结构在主从RS触发器基础上增加两根反馈线就组成了主从JK触发器。

1R

1S>C1QQRSCP96/1732、工作原理1CP&&&&KJ&&&&QQcpJKQnQn+10001101101010101010110功能Qn+1=0Qn+1=QnQn+1=1Qn+1=Qn因为与主从RS基本相同，所以仅分析J=K=1，Q=0这一个情况。 0000111111规律J≠KJ=KJ=K=0J=K=1Qn+1=J维持计数▶特征方程Qn+1=JKQn+JKQn+JKQn+JKQn

=JQn+KQn97/173▶时序图QKCPJ对输出状态有没有影响？▶动作特点在CP=1期间，要求输入信号应稳定不变，不然有可能造成触发器误动作。▶逻辑符号多输入：3、优缺点•功效最强。•易受干扰。

>QQRdK1K2K3CP1JC11K＆＆J1J2J3Sd

1J

1K>C1QQJKCPRdSd98/1734.2.4边缘型触发器一、COMS传输门边缘型触发器TG11TG3TG2TG4111DCPCPCPCPCPCPCPCPQQ▶工作原理CPDQn+1Qn00001000011111111000001111100011▶动作特点仅在CP由0→1瞬间接收输入信号，其它时间输入信号改变对触发器状态无影响。▶优缺点•抗干扰能力强，可靠性高。•功效简单。99/173二、维持阻塞触发器1、电路结构由基本RS触发器和维持阻塞电路组成。2、工作原理&&&&&&4321DCPQQ4321—置“0“维持线—置“1“阻塞线—置“0“阻塞线—置“1“维持线CPDQn+1Qn0000001111110000011111▶特征方程100/173▶动作特点在CP由0→1时，触发器按输入信号改变状态，在CP=1期间，即使输入信号改变，因为维持阻塞作用，触发器状态也不会改变，从而有效地提升了工作可靠性。QCPD误动作否？▶时序图▶逻辑符号QQD

>cp4.3触发器电路结构和逻辑功效间关系触发器逻辑功效和触发器电路结构之间没有必定联络，同一个逻辑功效触发器能够由不一样电路结构类型，同一个电路结构触发器能够做成不一样逻辑功效。4.2.5T及T‘触发器T：T=0时，维持；T=1时，计数。T’：仅有计数功效。101/1735.1概述5.2时序逻辑电路分析方法5.3若干惯用时序逻辑电路5.4时序逻辑电路设计方法第五章时序逻辑电路102/1735.1概述反馈电路将存放电路输出状态反馈到组合逻辑电路输入端，与输入信号一起共同决定电路输出。时序逻辑电路特点1、功效特点而且取决于上一个时刻输出状态。包含组合逻辑电路、存放电路及反馈电路。任一时刻输出信号不但取决于此时刻输入信号，2、电路特点103/1735.2时序逻辑电路分析方法5.2.1同时时序电路分析方法步骤：1.由逻辑电路写出各触发器驱动方程；2.由驱动方程和特征方程求次态方程(状态方程)；3.由电路写输出方程；4.由次态方程、输出方程画出状态转换表或状态转换图；5.判断逻辑功效。104/173例：分析图示电路逻辑功效。解：驱动方程：K0=1Q2Q1Q0Y1JQ1KQ>C11JQ1KQ>C11JQ1KQ>C1＆&1&CP∴次态方程为：105/173输出方程：次态方程：状态转换图：Q2Q1Q0Y000000100100011010001010111111015.2.2时序电路逻辑功效描述一、状态转换图据次态方程和输出方程由电路原态求出电路次态。二、时序图cpQ2Q1Q0三、状态转换表5.2.3异步时序电路分析方法本内容归放到异步计数器一节中介绍106/1735.3若干惯用时序逻辑电路5.3.1存放器数码存放器移位存放器一、数码存放器74LS175：QQ1D

>c1QQ1D

>c1QQ1D

>c1QQ1D

>c11cpRDQ3Q2Q1Q0D3D2D1D0并行输出并行输入(清0端)(存放指令)CC4076:D3~D0:并行数据输入端；Q3~Q0：并行三态输出端；RD：直接置位端；ENA、ENB：输出控制端；ENAENB功效0011允许输出禁止输出(高阻态)LDALDB0001011保持功能接收输入数据LDA、LDB：数据输入控制端。107/173二、移位存放器QQ1D

>c1QQ1D

>c1QQ1D

>c1QQ1D

>c1cpQ3Q2Q1Q0DiR串出(右移串入)(移位指令)▶左移移位存放器QQ1D

>c1QQ1D

>c1QQ1D

>c1QQ1D

>c1cpQ3Q2Q1Q0DiL串出(左移串入)(移位指令)▶双向移位存放器QQ1D>C1QQ1D>C1QQ1D>C1右左108/17374LS194A:S1、S0—方式控制：S1S000011011功能保持右移左移并行输入5.3.2计数器计数器就是每输入一个脉冲电路状态改变一次，所以计数器不但能够对输入脉冲进行计数，还能够用于分频、定时、产生节拍脉冲等候。工作方式同时异步计数方式加法减法计数体制二进制十进制n进制一、同时计数器1、同时二进制计数器109/173▶加法

1JQ1KQ>C1

1JQ1KQ>C1

1JQ1KQ>C1＆＆

1JQ1KQ>C1＆＆&CPQ3Q2Q1Q0C驱动方程：状态方程：输出方程：110/173状态转换图：00000000100010000110010001000010010001110101001100101001011011000110101110011111时序图：☞

4位同时二进制加法计数器74161：RD—异步清零端0，清零，不计数；1，正常计数。RD=CPQ2Q1Q0Q3f1/2f1/16fC111/173Q3Q2Q1Q0CRDLD74161EPD3D2D1D0ET>CPD3~D0：预置数输入端；LD：预置数控制端(同时方式)，LD=0，接收预置数，即Q3~Q0=D3~D0；1，不接收预置数，计数器正常计数。利用这一功效，可使计数器初态设定为任意值，如，计数器复位后状态转换图为：00000001…1111若要求状态转换图为：01100111…1111则可让D3~D0=0110，并令LD=0，在下一个CP脉冲作用下，0110被装入计数器，然后再让LD=1，于是计数器则按要求状态进行。EP、ET：工作状态控制端：EPET01011控制功效保持保持并使C=0计数112/173▶减法与加法电路作一样分析可得：00000001…1111100▶可逆计数器▷单时钟十六进制加/减计数器74LS191：Q3Q2Q1Q0C/BSLD74191U/DD3D2D1D0

>CP1CP0S:使能端U/D:加减控制端，0，加法；1，减法U/D=CP0：串行时钟输出端:CP0=S(C/B)CP1即当：S=0，CP1=0时，CP0=C/B注：异步预置数方式

1JQ1KQ>C1

1JQ1KQ>C1

1JQ1KQ>C1＆＆

1JQ1KQ>C1＆＆&CPQ3Q2Q1Q0B113/173▷双时钟同时十六进制可逆计数器74LS193：Q3