第七章存储器

第7章存储器2024/4/172存储器的作用和目的？

用来存储数据/指令，提供数据处理和计算时的数据/指令缓存空间。2024/4/173存储器的分类按照存储介质分：磁介质存储器，如软盘，硬盘，磁带等光介质，如光盘等半导体介质，本章的主要内容：半导体存储器2024/4/174存储器分类按照存储器特性分易失性(volatile)存储器，当外加维持条件变化时，存储的内容会丢失，比如掉电。非易失(nonvolatile)性存储器，当外加维持条件变化时，存储的内容不会丢失。2024/4/175存储器分类按照操作特性分类只读存储器（ReadOnlyMemory）可读写/随机访问存储器（RandomAccessMemory）2024/4/1767.1ROM只读存储器不可编程存储器（掩膜ROM）可编程存储器（PROM，EPROM，E2PROM，Flash闪存）一次可编程存储器（OneTimeProgrammable,OTP）2024/4/177不可编程ROM（掩膜ROM）二极管ROM结构N沟道MOS管存储矩阵掩膜技术制造，出厂后无法修改二极管型、双极型三极管型、MOS管型存储器几个概念：字、字长、地址、行、列2024/4/178存储器常用的二维地址译码技术

目的：减少地址译码电路的复杂性2024/4/179PROM结构译码器输出高电平有效，表示选通熔丝结构（或反熔丝PLICE结构）出厂时全部为“1”(0)，若想使某些单元为“0”(1)，只需用专用编程器，加大电流将其烧断(接通)即可熔丝烧断后不能恢复，PROM只能写一次(OneTimeProgrammable)2024/4/1710结构及符号开启电压变高

浮栅：一个无引线的栅极。当浮栅上无电荷时，为普通的N沟道MOS管（相当于存储数据“0”）

若漏-栅间加高压(25V)，产生的高能电子穿过绝缘层在浮栅上堆积负电荷

漏-栅间高压移去后，浮栅上电荷没有放电回路，负电荷被保留在浮栅上。当控制栅极加正常+5V电压，如果浮栅存有电荷，两个电场叠加，不能使MOS管导通

消除浮栅上电荷可用紫外线或X射线照射，使浮栅上电子形成光电流而泄流（照射15~30分钟）

数据写入和擦除均需专用设备EPROM存储器——叠栅管2024/4/1711E2PROM隧道MOS管结构也是使用浮栅技术的可编程存储器“隧道效应”：若控制栅-漏间加高压，形成强电场，电子将穿过绝缘层在浮栅上堆积负电荷相反，若控制栅接地，漏极加一正电压，可产生相反的过程，使浮栅放电，即所谓的电擦除。电擦除过程就是改写过程电擦除时间为毫秒数量级（按字擦除），大大快于EPROM单电源供电（一般内部有电压提升电路）2024/4/1712闪存（Flash）储器存储单元的MOS管结构结构与EPROM的MOS管类似，但有两点不同：

源极N区较大，并与浮栅有一个很小的重叠部分

浮栅与衬底之间的氧化绝缘层厚度更薄写入方法类似于EPROM擦除方法是利用“隧道效应”。在源极加正12V电压，控制栅为0电压，从而在重叠部分形成隧道，进行浮栅放电数据的擦除和写入是分开进行的整片擦除，秒量级时间即可完成集成度高2024/4/1713E2PROM的新成员FlashROM（闪存）Flash的特点，相对E2PROM采用不同工艺设计，成本更低，密度更大读取速度比E2PROM快擦写寿命随工艺不同，一般在几百~十万次左右缺点：擦写必须按块（sector）操作，而E2PROM可以按字节删除2024/4/1714FlashROM的两种主要类型NOR型FlashNAND型Flash2024/4/1715NOR型以Intel和AMD为主要发展者拥有独立的地址线和数据线，可以以字节为单位读取或者写入，但是擦除必须以块为单位进行寿命一般在1万次左右缺点：擦除时间长（典型时间800ms）、密度较低、成本较高2024/4/1716NAND型以Samsung和Toshiba为代表擦除的时间较快，典型时间2ms成本低，密度较高寿命在10万次左右缺点：以块为单位进行读写和擦除，不能进行字节的读写读取速度较慢2024/4/1717NOR和NAND的不同用途NOR可按字节读取，可以实现程序与数据的存取，做到程序的片上执行(XIP,eXecuteInPlace)，NOR读取速度高，写入速度低，多用于系统的BIOS等不需要很大容量，但需要高读出速度的地方NAND容量大，价格低，写入速度快，但读取速度较低，常用于数据的存储，如U盘，Flash卡等2024/4/1718SLCvsMLC基本结构类似，SLC（SingleLevelCell）一个单元存入一个bit，MLC（MultiLevelCell,2bits）可以控制电荷的注入的多少从而实现一个单元多个bit的存储。SLC MLC芯片面积大，价格高 芯片面积小，价格低读写速度快 读写速度慢寿命长（10万次） 寿命短（1万次） TLC=TripleLevelCell，寿命<1000次QLC=Quad-LevelCellPLC=Penta-LevelCell2024/4/1719非易失性半导体存储器的特点优点：速度快，功耗低，重量轻缺点：可靠性不高，存储单元易损耗解决办法：采用均衡写入的办法，避免同一个区域反复写入2024/4/1720ROM的应用2024/4/1721易失性存储器2024/4/1722RAM的电路结构与工作原理

——SRAM(StaticRAM)静态存储器T1~T4：NMOS非门构成基本RS触发器T5,T6：本单元控制门，由行选择线Xi控制Xi=1；T5,T6导通，触发器与位线连通Xi=0；T5,T6截止，触发器与位线隔离T7,T8：一列存储单元的公用控制门，由列选择线Yj控制Yj=1；T7,T8导通，外部数据线与位线连通Yj=0；T7,T8截止，外部数据线与位线隔离读写条件：Xi=Yi=1，T5,T6,T7,T8均导通特点：数据由触发器记忆，只要不断电，数据就能永久保存管子多，功耗大2024/4/17238KX8bits的SRAM结构IS61C64B2024/4/17242024/4/17252024/4/1726SRAM读时间参数2024/4/17272024/4/1728SRAM写操作时间参数2024/4/1729SRAM的几种分类ASRAM，AsynchronousSRAM，异步静态存储器，控制信号、数据、地址等信号之间没有时序关系SSRAM，SynchronousSRAM，同步静态存储器，控制信号、数据、地址等信号之间有时序关系，需要提供CLK信号FIFO，FirstInFirstOut，先进先出存储器，不需要地址，每个时钟完成一次数据操作，内部自动完成地址增减DPSRAM，DualPortSRAM，双端口静态存储器，可以有两个独立的端口同时操作存储器2024/4/1730动态存储器（DRAM,DynamicRAM）为了提高集成度，目前大容量DRAM的存储单元普遍采用单管结构存储单元电容CS门控管T杂散电容CW读出时：CS上的电荷向CW上转移。因此，位线上电压VW为：由于CS数值小于CW，导致VW很小，因此需输出放大器对信号进行放大CS读出后电荷减少，数据被破坏，需及时补充即使没有读出操作，因为非理想电容漏电阻的存在，CS上的电荷会随着时间推移逐渐减少+_VSZSZW+_VW戴维宁等效电路单管动态存储单元2024/4/1731RAM的电路结构与工作原理

——DRAM存储单元基于MOS管栅极电容的电荷存储效应数据不能长久保存漏电流必须定期给电容补充电荷以避免数据的丢失——刷新（REFRESH）常见形式：三管动态存储单元单管动态存储单元2024/4/1732RAM存储器容量的字长（位数）扩展通过芯片的并联方式实现将RAM的地址线，读/写控制线和片选信号对应的信号线并联起来，各个芯片的数据I/O端拼接起来作为字的位线

用4K×4位RAM芯片构成4K×16位存储器系统2024/4/1733RAM存储器容量的字数扩展字数扩展通过外加译码器，控制芯片的片选输入端来实现例：用8K×8位RAM芯片构成32K×8位的存储器系统使用一片2线—4线译码器74139来提供4个片选信号用最高位的相应地址(A14、A13)参与片选信号的译码译码器的输出分别接至4片