数字电子技术智慧树知到期末考试答案2024年

数字电子技术智慧树知到期末考试答案2024年数字电子技术如果晶体三极管的()，则该管工作于饱和区。

A:发射结正偏，集电结反偏B:发射结反偏，集电结反偏C:发射结正偏，集电结正偏D:发射结反偏，集电结正偏答案:发射结正偏,集电结正偏相同为“1”不同为“0”它的逻辑关系是（）。

A:与非逻辑B:同或逻辑C:或逻辑D:与逻辑答案:同或逻辑最简与或式要求的乘积项个数最少对应实际电路中()。

A:所用电路的连线最少B:实际电路中的电流最小C:实际电路中的电压最低D:所用电路的门电路最少答案:所用电路的门电路最少一般TTL集成门电路的()。

A:平均传输延迟时间比CMOS集成门电路小，功耗也比CMOS门电路的小B:平均传输延迟时间比CMOS集成门电路小，功耗比CMOS门电路的大C:平均传输延迟时间比CMOS集成门电路大，功耗比CMOS门电路的小D:平均传输延迟时间比CMOS集成门电路大，功耗也比CMOS门电路的大答案:大;小用触发器设计一个同步十七进制计数器所需要的触发器数目不能少于()个。

A:5B:3C:2D:4答案:5异步计数器设计时，比同步计数器设计多增加的设计步骤是()。

A:求时钟方程B:进行状态编码C:画原始状态转换图D:求驱动方程答案:求时钟方程对一个16选1的数据选择器，应有()个地址输入端。

A:2B:8C:4D:1答案:4单稳态触发器可用来()。

A:把缓慢变化的信号变成矩形波B:产生延迟作用C:存储信号D:产生矩形波答案:产生延迟作用同步计数器是指()的计数器。

A:可用后级的输出做前级触发器的时钟B:由同类型的触发器构成C:可用前级的输出做后级触发器的时钟D:各触发器时钟端连在一起，统一由系统时钟控制答案:各触发器时钟端连在一起，统一由系统时钟控制若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用()个触发器。

A:3B:4C:10D:2答案:4利用门电路的传输时间，可以把()个与非门首尾相接，组成多谐振荡器。

A:8B:4C:7D:6答案:7CT74LS138是()。

A:数据选择器B:数据分配器C:译码器D:编码器答案:译码器常用的中规模集成电路构成的组合逻辑部件没有()。

A:数据发生器B:加法器C:数据比较器D:译码器答案:数据发生器创立逻辑代数的是()。

A:法国科学家巴贝奇B:美国科学家冯·诺依曼C:英国数学家乔治·布尔D:德国科学家楚泽答案:英国数学家乔治·布尔对于低电平是输出有效电平的译码器，每个输出都是()。

A:对应最小项的非B:对应最大项的非C:对应的最小项D:对应的最大项答案:对应最小项的非触发器与组合逻辑比较()。

A:只有触发器具有记忆能力B:两者都有记忆能力C:只有组合逻辑电路有记忆能力D:两者都没有记忆能力答案:只有触发器具有记忆能力集成度是10～100门/片，或100～1000个元件/片的集成电路称为()。

A:CLSLB:MSIC:LSID:SSI答案:MSI一个容量为512×1的静态RAM具有()。

A:地址线512根，数据线9根B:地址线1根，数据线9根C:地址线9根，数据线512根D:地址线9根，数据线1根答案:地址线9根，数据线1根CT74LS247是()。

A:编码器B:液晶显示器C:七段显示译码器D:译码器答案:七段显示译码器74LS194是()。

A:4位单向移位寄存器B:8位单向移位寄存器C:8位双向移位寄存器D:4位双向移位寄存器答案:4位双向移位寄存器一个4位移位寄存器原来的状态为0000，如果串行输入始终为1，则经过4个移位脉冲后寄存器的内容为()。

A:1110B:0001C:0111D:1111答案:1111求一函数的反函数，可以使用()。

A:反演定理B:互补律C:重叠律D:同一律答案:反演定理如果A和B异或的结果是C，则A和C异或的结果为()。

A:1B:CC:AD:B答案:A最大项表达式亦称为()。

A:标准或与式B:标准与或式C:标准异或式D:标准同或式答案:标准或与式表示一个两位十六进制数至少需要()位十进制数。

A:3B:5C:4D:2答案:3十进制数107.375对应的8421BCD码为()。

A:000100000111.001101110101B:001010011100.001111101010C:100000001110.110011101010D:00010111.011111101000答案:000100000111.001101110101十进制数127.25对应二进制数为()。

A:1111111.01B:10000000.10C:1100011.11D:1111110.01答案:1111111.01施密特触发器的特点是()。

A:有两个暂稳态B:有两个稳态C:有一个稳态和一个暂稳态D:没有稳态答案:有两个稳态小写字母对应的ASCII码的范围为()。

A:48D～73DB:65D～90DC:32D～57DD:97D～122D答案:97D～122D超高速集成电路硬件描述语言简称()。

A:CHDLB:VHDLC:VGDLD:CGLL答案:VHDL下列触发器中，抗干扰性能最好的触发器（

）

A:边沿D触发器B:基本RS锁存器

C:主从RS触发器

D:电平触发的RS触发器

答案:边沿D触发器与非门的多余输入端应如何处理？

(

)

A:接地

B:接高电平

C:接地或接高电平都可以

D:接输出答案:接高电平要实现一个四变量的逻辑函数，可选用以下那个器件？

(

)

A:四位数值比较器

B:四选一数据选择器

C:八选一数据选择器

D:编码器答案:八选一数据选择器有8个触发器组成的二进制计数器，最多有（

）种计数状态（

）

A:256

B:16

C:8

D:64答案:256石英晶体振荡器的输出频率取决于？

(

)

A:电阻、电容的参数及石英晶体的固有频率

B:电阻、电容的参数C:石英晶体的固有频率

D:无法确定答案:石英晶体的固有频率同步计数器和异步计数器比较，异步计数器的最显著优点是（

）

A:B.触发器利用率高

B:C.电路简单

C:工作速度高

D:D.无竞争冒险现象答案:C.电路简单为了提高对称式多谐振荡器振荡频率的稳定性，最有效的方法是？

(

)

A:提高电阻、电容的精度；

B:保持环境温度不变C:提高电源的稳定度；

D:接入石英晶体；

答案:接入石英晶体；异或和同或是互为非的逻辑关系。（

）

A:正确B:错误答案:正确TTL电路中的三态输出门电路是在普通门电路的基础上附加控制电路而构成的。

（

）

A:错误B:正确答案:正确集电极开路的与非门和普通的与非门，他们的逻辑功能相同，使用方法也完全相同。（

）

A:正确B:错误答案:错误三态门输出的三个状态分别是1，0，高阻抗。其中高阻抗状态相当于0。（

）

A:错误B:正确答案:错误在有约束的逻辑函数中，约束项的取值可能是1，也可能是0。（

）

A:对B:错答案:对主从结构脉冲RS触发器可以用于构成移位寄存器。（

）

A:错B:对答案:对在各种电路结构的A/D转换器中，逐次渐进性A/D转换器的转换速度最快。（

）

A:正确B:错误答案:错误对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（

）

A:正确B:错误答案:错误PLD在生产时按通用器件生产，使用时用户可对其编程来实现所需的逻辑功能。

（

）

A:正确B:错误答案:正确常用的组合逻辑电路模块（编码器、译码器、数据选择器、加法器、数值比较器），都可以用来实现组合逻辑函数。（

）

A:错误B:正确答案:错误对在系统可编程逻辑器件进行编程时，需要使用专门的编程器。（

）

A:正确B:错误答案:错误8421BCD码是用四位二进制数的0000~1001，分别表示十进制数的0~9，是最常使用的一种BCD代码。（

）

A:错误B:正确答案:正确PLA的基本电路结构是一个可编程的与逻辑阵列和一个可编程的或逻辑阵列。（

）

A:错误B:正确答案:正确双极性输出的D/A转换器，其输出的模拟电压值，有正有负。（

）

A:错误B:正确答案:正确触发器是一个由半导体构成的全新器件，与逻辑门电路没有关系。（

）

A:错误B:正确答案:错误ADC0809输出的是（）

A:8位二进制数码B:4位二进制数码C:10位二进制数码D:8位十进制数码答案:8位二进制数码与十进制数62对应的十六进制是（）

A:38B:36C:3ED:3D答案:3E八输入端的编码器按二进制数编码时，输出端的个数是（）

A:2个B:4个C:3个D:8个答案:3多余输入端可以悬空使用的门是（）

A:CMOS与门B:CMOS与非门C:TTL或非门D:TTL与非门答案:TTL与非门MSI的含义是（）

A:超大规模集成电路B:大规模集成电路C:中规模集成电路D:小规模集成电路答案:中规模集成电路在混合逻辑运算中，三种基本逻辑运算的优先顺序按由高到低为（）

A:或、与、非B:非、与、或C:与、或、非D:与、非、或答案:非、与、或下列各型号中属于七段码译码器是（）。

A:74LS138B:74LS148C:74LS48D:74LS85答案:74LS48四位移位寄存器构成的扭环形计数器是（）计数器。

A:模16B:模4C:模8D:模2答案:模8既能读出，又能写入的存储器是（）

A:ROMB:RAMC:flashROMD:PROM答案:RAM实现2个3位二进制数相乘的组合逻辑电路，应该有（）个输出端。

A:4B:6C:5D:7答案:6实现两个4位二进制数相乘的组合逻辑电路，应有（）个输出函数。

A:7B:10C:8D:12答案:8用4选1数据选择器实现函数Y=A1A0+A0，应使（）

A:D0=D1=0，D2=D3=1B:D0=D1=1，D2=D3=0C:D0=D2=0，D1=D3=1D:D0=D2=1，D1=D3=0答案:D0=D2=0，D1=D3=1若在编码器中有100个编码对象,则要求输出二进制代码位数为（）位。

A:6B:7C:8D:10答案:6比较两个一位的二进制数AA:Y=A′B′B:Y=AB′C:Y=ABD:Y=A′B答案:Y=A′B下述有关卡诺图化简须遵循规则说法误的是（）

A:每个卡诺圈中至少有一个1方不属于其他卡诺圈;B:卡诺圈的个数应尽可能少C:卡诺圈内的1方格个数必须为2n个D:不能遗漏任一个1方格;答案:不能遗漏任一个1方格;下列各种门中，输入信号可以是数字信号，也可以是模拟信号的是（）。

A:OC门B:TTL门C:三态门D:CMOS传输门答案:CMOS传输门与4位串行进位加法器比较，使用超前进位全加器的目的是：（）

A:完成4位加法B:完成4位串行加法C:完成自动加法进位D:提高运算速度答案:提高运算速度利用2个74LS138和1个非门，可以扩展得到1个（）线译码器。

A:3线—8线B:4线—16线C:2线—4线D:无法确定答案:4线—16线当有与，或，非多种逻辑运算组合在一起时，应先进行算（）

A:或B:与C:非D:按秩序答案:非一个八选一数据选择器，其地址输入端有多少个。（）

A:3B:2C:1D:8答案:3时序逻辑电路中一定包含（）

A:数据选择器B:译码器C:触发器D:编码器答案:触发器一个触发器可记录一位二进制代码，它有（）个稳态。

A:1B:0C:2D:3答案:2一个译码器若有100个译码输出端，则译码器地址输入端至少有多少个。（）

A:7B:8C:6D:100答案:7下列几种说法中错误的是（）

A:逻辑函数的真值表是唯一的。B:任何逻辑函数的表达式与卡诺图可以互相转换。C:同一个卡诺图化简结果可能不是唯一的。D:卡诺图中1的个数和0的个数相同。答案:卡诺图中1的个数和0的个数相同三个D触发器构成模8的同步二进制加法计数器的初态为101，经2016个时钟后，计数器状态为多少？（）

A:001B:110C:101D:010答案:101触发器的输出逻辑电平从1到0或从0到1的转换称为（）

A:置位B:清零C:保持D:翻转答案:翻转时序逻辑电路特点中，下列叙述正确的是（）。

A:电路任一时刻的输出与输入信号和电路原来状态均无关B:电路任一时刻的输出只与电路原来状态有关C:电路任一时刻的输出与输入信号和电路原来状态均有关D:电路任一时刻的输出只与当时输入信号有关答案:电路任一时刻的输出与输入信号和电路原来状态均有关‏F(A,B,C)的两个最小项之积=（）。

A:0B:ABC:ABCD:1答案:0描述时序逻辑电路逻辑关系的三大方程分别是（）方程、输出方程和状态方程。

A:逻辑B:输入C:特性D:驱动答案:驱动可以用来实现并/串转换和串/并转换的器件是（）

A:比较器B:计数器C:全加器D:移位寄存器答案:移位寄存器一个触发器可记录（）位二进制代码。

A:2B:3C:4D:1答案:1组合逻辑电路的设计是指（）。

A:已知逻辑图，求解逻辑功能的过程B:已知逻辑图，求解逻辑表达式的过程C:已知逻辑要求，列真值表的过程D:已知逻辑要求，求解逻辑表达式并画逻辑图的过程答案:已知逻辑要求，求解逻辑表达式并画逻辑图的过程当逻辑函数有n个变量时，共有（）个变量取值组合。

A:2的n次方B:2nC:nD:n的平方答案:2三位二进制加法计数器的计数状态共有（）个。

A:8B:16C:6D:4答案:8逻辑函数Y=AB'+B+A'B，化简结果正确的是（）。

A:Y=A+BB:Y=BC:Y=AD:Y=1答案:Y=A+B下面哪种开关电路的功耗比较小？（）

A:功耗都很大B:功耗都很小C:单开关电路D:互补开关电路答案:互补开关电路DAC的最小分辨电压5mV，最大满刻度输出电压10V，则输入数字量的位数是（）

A:13B:11C:12D:10答案:11三态门输出高阻状态时，（）是正确的说法。

A:电压为高电压B:电压不高不低C:相当于悬空D:电压为低电压答案:相当于悬空一个容量为512×1的静态RAM具有（）

A:地址线512根，数据线9根B:地址线9根，数据线1根C:地址线1根，数据线9根D:地址线9根，数据线512根答案:地址线9根，数据线1根触发器功能最全面的是（）触发器

A:RSB:DC:TD:JK答案:JK101键盘的编码器输出（）位进制代码

A:7B:2C:6D:8答案:7欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为（）

A:4B:8C:3D:2答案:2如果输入脉冲频率f=32768Hz，则需要（）位二进制加法计数器能够产生1Hz的信号。

A:18B:17C:15D:16答案:15TTL单定时器型号的最后几位数字为。（）

A:556B:7556C:7555D:555答案:555随机存取存储器具有（）功能

A:只读B:读/写C:无读/写D:只写答案:读/写如果希望DAC的分辨率优于0.025%，应选（）位的DAC

A:6B:8C:10D:12答案:12与逻辑式AB+ACD+CB’相等的式子是（）。

A:BC+A’B:AB+CB’C:AB+AD+CB’D:AB+A’C答案:AB+CB’关于半导体存储器的描述，下列说法错误的是（）。

A:RAM有8位数据线13位地址线，则其存储容量为8kbitB:RAM信息可以随时写入或读出，断电后信息立即丢失C:DRAM存储的信息需要定时刷新D:ROM主要由地址译码器和存储矩阵组成答案:DRAM存储的信息需要定时刷新N位扭环形计数器的利用效率是（）。

A:2/NB:N/2NC:2N/2ND:1/2答案:2N/2N一个四输入与非门，使其输出为1的输入变量取值组合有（）种。

A:1B:15C:8D:7答案:1当两输入与非门输入为（）变化时，输出可能有竞争-冒险。

A:01→10B:00→10C:11→01D:10→11答案:01→10若要设计一个8421BCD码计数器，应至少选用（）个触发器。

A:4B:10C:16D:5答案:4根据下列门电路的结构特点，判断（）可以用于实现数字信号的双向传输。

A:OD门B:TTL门C:CMOS传输门，D:OC门答案:CMOS传输门，某数据采集系统要求模数转换精度为0.1%，需要选择（）位的A/D转换器。

A:9B:7C:16D:10答案:10下列器件中具有异步置数方式的是（）。

A:74160B:74161C:74290D:74194答案:74290在二进制译码器中，若输入有4位代码，则输出有（）个符号。

A:2B:4C:8D:16答案:16一个10位D/A转换器，其参考电压为3.5V，则1LSB大约等于（）。

A:3.4mVB:35mVC:13.7mVD:2.0mV答案:3.4mV在VerilogHDL语言中，如果wire型变量说明后未赋值，其缺省值是（）。

A:xB:zC:0D:1答案:zTTL门电路是采用（）设计的门电路。

A:特殊二极管B:三态门C:双极型三极管D:单极型MOS管答案:双极型三极管一个计数器的输出状态是2、4、6循环出现,它是几进制计数器?（

）

A:6B:2C:4D:3答案:3在VerilogHDL语言中，下列的表达式或数字格式错误的是（）。

A:!4’b1011=0B:5’b11001&5’b10101=5’b10001C:5’b11001+5’b10111=5’b00000D:10＝2’d10＝4’b1010答案:10＝2’d10＝4’b1010下列ADC转换速度最慢的是（

）。

A:计数器型B:并联比较型C:双积分型D:逐次渐进型答案:双积分型中规模集成双时钟十六进制可逆计数器是（

）。

A:74191B:74193C:74160D:74161答案:74193单稳态触发器有（）个稳定状态。

A:2B:3C:0D:1答案:1;1能实现数据分配的器件是（）。

A:数据选择器B:数值比较器C:译码器D:编码器答案:译码器某测温系统的测温范围为-50~50℃，要求测温精度为0.1℃，为完成对应温度信号的A/D转换，所选A/D转换器的位数应不少于（）。

A:10位B:14位C:8位D:12位答案:10位如果将D触发器的输出Q’端与输入D相连，则其输出Q的信号频率与CLK时钟频率的关系是（）。

A:四分频B:相等C:二分频D:二倍频答案:二分频VerilogHDL于（）首次成为电气电子工程师学会IEEE标准。

A:1983年B:1995年C:2001年D:2009年答案:1995年和权电阻网络D/A转换器相比，倒T型D/A转换器的优点是（）。

A:精度高B:电路结构简单C:电流建立时间短D:抗干扰能力强答案:电流建立时间短下列编码中属于恒权代码的是（）。

A:5421码B:余3码C:ASCII码D:格雷码答案:5421码用128×1位RAM扩展成1KX8位RAM时，需要（）片。

A:16B:64C:128D:8答案:64有一存储系统容量为32K×16bit。设存储器的起始地址为全0，则最高地址的十六进制地址码为（）。

A:3FFFFB:7FFFC:11FFFD:FFF答案:3FFFF12位D/A转换器当输入数字量只有最低位为1时，输出电压为0.5mV，若输入数字量全为1时，输出电压为（）。

A:2VB:4VC:6mVD:2.56V答案:2V模数转换器输出是（）。

A:1B:数字信号C:0D:模拟信号答案:数字信号74138有几个使能端（）。

A:3B:1C:4D:2答案:3模数转换器输入是（）。

A:数字信号B:0C:1D:模拟信号答案:模拟信号74151有几个数据端（）。

A:3B:1C:8D:4答案:8A+AFT+AYT=（）。

A:AB:TC:YD:F答案:A数字电子技术不包括（）。

A:时序逻辑电路B:稳压电路C:组合逻辑电路D:触发器答案:稳压电路74161的特点是（）。

A:异步清零，异步置数B:异步清零，同步置数C:同步清零，异步置数D:同步清零，同步置数答案:同步清零，异步置数模数转换器又称为（）。

A:ADCB:MACC:ACCD:DAC答案:ADCJK触发器输入端是J=1，K=1时，输出为（）。

A:0B:保持态C:1D:翻转态答案:翻转态4变量卡诺图方格数为（）。

A:16B:4C:32D:8答案:16数字电子技术第一大部分电路是（）。

A:组合电路B:时序电路C:反馈电路D:放大电路答案:组合电路数模转换器又可以称为（）。

A:MACB:ACCC:DACD:ADC答案:DAC74161两种典型连法是（）。

A:反馈清零法和反馈置数法B:取1法和取0法C:取模法和取权法D:代入法和反演法答案:反馈清零法和反馈置数法JK触发器输入端是J=0，K=0时，输出为（）。

A:1B:保持态C:0D:翻转态答案:保持态设计电路的控制端应该作为（）。

A:0B:输出端C:输入端D:1答案:输入端关于基本SR锁存器特征方程表述正确的是（）。

A:和SR触发器特征方程相同B:和D触发器特征方程相同C:包含约束方程D:和T触发器特征方程相同答案:包含约束方程比十进制数10D小的数是()。

A:八进制数10QB:8421BCD码00010000C:二进制数10BD:十六进制数10H答案:二进制数10B###八进制数10Q对可以自启动的计数器以下叙述正确的是()。

A:通电后立刻进入计数状态B:通电后经若干时钟周期后一定能进入计数状态C:能够自动进行计数D:进入计数状态后不会再进入无效状态答案:进入计数状态后不会再进入无效状态###通电后经若干时钟周期后一定能进入计数状态下列BCD码中有权码有()。

A:余3BCDB:格雷(循环)码C:8421BCDD:5211BCD答案:8421BCD###5211BCD下列二进制数中是奇数的有()。

A:10111011111101B:00010000110111010C:00101001111110101D:1000000011110101答案:00101001111110101###1000000011110101###10111011111101用门电路进行组合逻辑电路设计可能进行的步骤有()。

A:画出状态转换图B:画出逻辑图C:列真值表和写出逻辑函数式D:逻辑函数化简与转换答案:列真值表和写出逻辑函数式###逻辑函数化简与转换###画出逻辑图对于555定时器以下叙述正确的是()。

A:它是一种纯数字集成电路B:它的主要用途是计数器C:结构中用于分压的三个串联电阻值都为5kΩ而得名D:它既可用作脉冲整形也可用作脉冲的产生答案:结构中用于分压的三个串联电阻值都为5kΩ而得名;它既可用作脉冲整形也可用作脉冲的产生下列说法中能正确地描述模拟信号的是()。

A:模拟信号的变化在时间上是离散的B:模拟信号的变化在地点是上连续的C:模拟信号的变化在数值是上连续的D:模拟信号的变化在时间上是连续的答案:模拟信号的变化在数值是上连续的###模拟信号的变化在时间上是连续的对N位寄存器以下叙述正确的是()。

A:存入一次数据后它的状态将不会再改变B:它的状态改变不一定按时钟节拍进行C:它可以存储N位二值代码D:它需要用N个门电路构成答案:它可以存储N位二值代码###它的状态改变不一定按时钟节拍进行DA转换器的转换精度包含（）

A:失调误差B:非线性误差C:比例系数误差D:量化误差答案:量化误差###非线性误差关于555定时器，下列说法中，正确的有（）

A:可以组成单稳态触发器B:可以组成施密特触发器C:可以组成RS触发器D:可以组成压控振荡器答案:可以组成压控振荡器;可以组成单稳态触发器;可以组成施密特触发器输出端允许直接相连（线与）的门是（）

A:普通的TTL门B:CMOS的三态门C:TTL的OC门D:普通的CMOS门答案:TTL的OC门;CMOS的三态门一个两输入端的门电路，当输入为1和0时，输出不是1的门是（）

A:异或门B:或非门C:与非门D:同或门答案:或非门下列触发器中，有约束条件的有（）

A:边沿型T触发器B:主从JK触发器C:同步RS触发器D:主从RS触发器答案:同步RS触发器###主从RS触发器对于组合逻辑电路，下列说法正确的是（）

A:组合逻辑电路的分析就是由给定的组合逻辑电路得到其逻辑功能B:组合逻辑电路属于小规模集成电路C:某一时刻的输出只跟这个时刻的输入有关D:组合逻辑电路的设计就是根据给定的逻辑功能得到组合逻辑电路答案:某一时刻的输出只跟这个时刻的输入有关###组合逻辑电路的分析就是由给定的组合逻辑电路得到其逻辑功能###组合逻辑电路的设计就是根据给定的逻辑功能得到组合逻辑电路下面属于无权码的是（）

A:8421BCD码B:格雷码C:5421BCD码D:余三码答案:格雷码使用一片74LS290，可以实现模（）计数。

A:五进制B:十二进制C:十进制D:二进制答案:二进制###五进制###十进制下列数据最大的是（）

A:16B:（301）10C:（12D:（100101111）2E:（475）8答案:（100101111）2;（12;（301）10关于移位寄存器，下列说法中，正确的有（）

A:可以实现串-并数据的转换B:可以实现数据的左移或右移C:可以实现数据的保存D:说法都不正确答案:可以实现数据的保存###可以实现数据的左移或右移###可以实现串-并数据的转换DA转换器的主要参数有（）

A:转换精度B:输入电阻C:输出电阻D:分辨率答案:分辨率###转换精度使用一片74LS161及必要的门，可以实现模（）计数。

A:十五进制B:二十进制C:十进制D:十二进制答案:十二进制###十五进制###十进制只读存储器在结构上包含（）

A:地址译码电路B:存储矩阵C:加法器D:输入/输出控制电路答案:存储矩阵###地址译码电路###加法器下列不是编码器的逻辑功能()

A:把二进制数转换成十进制数B:把十进制数转换成二进制数C:将某种信息转换成相应的二进制代码D:把二进制代码转换成某种输出信息答案:把十进制数转换成二进制数;把二进制代码转换成某种输出信息;把二进制数转换成十进制数下列输入变量取值中，能使F=∑m（0,1,2,4,6,11）的值为1的是（）

A:0010B:0011C:1010D:0110答案:0010###0110函数F=AB+BC，下列输入能使F=1的是（）

A:ABC=111B:ABC=110C:ABC=010D:ABC=000答案:ABC=111###ABC=110关于时序逻辑电路分析，描述正确的是（）。

A:根据电路的状态图或时间图，就可以用文字归纳出电路的逻辑功能B:根据电路图，写出输出函数表达式，就可以分析出电路的功能C:时序逻辑电路分析的第一步是写出电路的输出函数和激励函数表达式D:根据激励函数表达式，就可以描述电路的功能答案:时序逻辑电路分析的第一步是写出电路的输出函数和激励函数表达式;根据电路的状态图或时间图，就可以用文字归纳出电路的逻辑功能组合逻辑电路包含的逻辑门（）。

A:RS触发器B:与非门C:非门D:异或门答案:非门;与非门;异或门关于隐含表化简法化简原始状态图，描述正确的是（）。

A:关联比较之后，才可以找到所有的等效对B:顺序比较结束，就肯定可以找到所有的等效对C:原始状态图的化简是指采用化简技术从原始状态表中消去多余状态D:寻找等效对时，要进行两轮比较。答案:原始状态图的化简是指采用化简技术从原始状态表中消去多余状态;寻找等效对时，要进行两轮比较。;关联比较之后，才可以找到所有的等效对关于BCD码，下面描述正确的是（）。

A:2421码、余3码都是一种对9的自补代码B:2421码、5421码都是一种对9的自补代码C:8421码、余3码都是一种有权码D:8421码、2421码、5421码都是一种有权码答案:8421码、2421码、5421码都是一种有权码;2421码、余3码都是一种对9的自补代码如下关于多路选择器，描述正确的是（）。

A:它是一种多路输入，多路输出的组合逻辑电路B:它是一种多路输入，一路输出的时序逻辑电路C:其逻辑功能是从多路输入数据中选中一路送至数据输出端D:它是一种多路输入，一路输出的组合逻辑电路答案:它是一种多路输入，一路输出的组合逻辑电路;其逻辑功能是从多路输入数据中选中一路送至数据输出端满足三态门特点的是（）。

A:三态门的输出有三个状态B:但三态门不可以实现总线的双向传送C:三态门可以实现总线的单向传送D:三态门的输出不允许有禁止状态答案:三态门的输出不允许有禁止状态由以下门可以实现任何逻辑电路的逻辑门包括（）。

A:或非门B:OC与非门C:三态与非门D:与非门答案:与非门###或非门关于钟控JK触发器，描述正确的是（）。

A:当JK=01时，其功能为置0B:当JK=10时，其功能为置1C:不允许JK=00D:当JK=11时，其功能为翻转答案:当JK=01时，其功能为置0;当JK=10时，其功能为置1;当JK=11时，其功能为翻转建立组合逻辑电路的方法包括（）。

A:真值表方法B:分析方法C:代数化简方法D:文字描述方法答案:真值表方法;分析方法组合逻辑电路设计的基本步骤包括（）。

A:建立给定问题的逻辑函数描述B:画出逻辑电路图C:优化逻辑电路D:求出逻辑函数的标准与或表达式答案:建立给定问题的逻辑函数描述;画出逻辑电路图求一个逻辑函数F的对偶式，可将F中的___（）

A:“0”换成“1”,“1”换成“0”,B:变量保持不变C:原变量换成反变量，反变量换成原变量D:“·”换成“+”,“+”换成“·”答案:原变量换成反变量，反变量换成原变量下列状态中，可以用数字量0和1表示的为（）。

A:事件的是与非B:开关的通与断C:灯的亮与灭D:水流的大与小答案:开关的通与断###灯的亮与灭###事件的是与非分析组合逻辑电路时，分析的步骤有（）。

A:分析电路的逻辑功能B:列真值表C:写驱动方程D:写逻辑表达式答案:写逻辑表达式;列真值表;分析电路的逻辑功能设计一个具有三个输入逻辑变量的逻辑函数，可以选择（）数据选择器。

A:八选一B:二选一C:十六选一D:四选一答案:八选一###四选一下列逻辑函数表达式每一项中，不一定包括所有输入逻辑变量的是（）

A:最小项表达式B:最简逻辑表达式C:与或表达式D:最简与或表达式答案:最小项表达式下面关于D触发器的逻辑功能，描述正确的是（）。

A:翻转B:保持C:置1D:置0答案:置0###置1如果编码0100表示十进制数4，则此码不可能是（）。

A:余3循环码B:2421BCD码C:8421BCD码D:5211BCD码答案:5211BCD码CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。

A:高抗干扰能力B:高速度C:电源范围宽D:微功耗答案:微功耗译码器分为（）。

A:二进制译码器B:显示译码器C:二——十进制译码器D:十进制译码器答案:二—十进制;二进制;显示下列器件属于组合逻辑电路的是（）。

A:编码器B:计数器C:数据选择器D:寄存器答案:编码器比较两个一位的二进制数A=B的结果可以是（）。

A:Y=ABB:Y=A′B′C:Y=AB′D:Y=A′B答案:Y=A′B′###Y=AB与十进制数143相等的是：（）

A:（000101000011）8421BCDB:（8F）16C:（10001111）2D:（243）8答案:4对CMOS门电路，以下说法正确的是___（）

A:噪声容限与电源电压有关B:输入端接510kΩ的最大电阻到地相当于接高电平C:输入端悬空会造成逻辑出错D:输入端接510Ω的最小电阻到地相当于接低电平答案:输入端悬空会造成逻辑出错;输入端接510Ω的最小电阻到地相当于接低电平;噪声容限与电源电压有关下面所列的各触发器，能够组成移位寄存器的有（）。

A:主从结构触发器B:高电平触发的触发器C:边沿触发器D:SR锁存器答案:主从结构触发器###边沿触发器触发器功能的表示方法有（）。

A:状态图B:特性方程C:时序图D:特性表答案:特性表;特性方程;状态图;时序图逻辑变量只有0、1两种取值；在正逻辑规定中分别用（）对应表示。

A:VH、VLB:VL、VHC:低电平、高电平D:高电平、低电平答案:高;低常用的组合逻辑电路模块有（）。

A:数值比较器B:优先编码器C:译码器D:数据选择器答案:编码器;译码器以下电路中属于组合逻辑电路的是（）。

A:寄存器B:计数器C:数据分配器D:优先编码器答案:数据分配器常用的时序逻辑电路模块有（）。

A:移位寄存器B:计数器C:寄存器D:优先编码器答案:计数器已知一个函数的真值表如表下，其逻辑图是否正确？（）

A:正确B:错误答案:错误半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。（）

A:错误B:正确答案:正确计数器除了能对输入脉冲进行计数，还能作为分频器用。（）

A:错误B:正确答案:正确已知电路及输入信号ui的波形，则uO的波形是否正确？（）

A:正确B:错误答案:错二极管的开关特性是利用其单向导电性，即外加正向偏压且大于导通电压时导通，外加反向偏压时截止。（）

A:错B:对答案:对某555定时器的，则输出低电平。（）

A:正确B:错误答案:正确环形计数器如果不作自启动修改，则总有孤立状态存在。（）

A:错B:对答案:对D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。（）

A:正确B:错误答案:正确采用不可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽tW。（）

A:正确B:错误答案:错误编码与译码是互逆的过程。（）

A:对B:错答案:对3位A/D转换器的基准电压UR=8V，输入电压Ui=3.2V，输出的转换结果d2d1d0=011。（）

A:错B:对答案:对组合逻辑电路如下，则其功能为多数表决。（）

A:正确B:错误答案:正确任意两个最小项之积为0。（）

A:错误B:正确答案:正确若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（）

A:错误B:正确答案:错误异或函数与同或函数在逻辑上互为反函数。（）

A:正确B:错误答案:正确下图所示时序逻辑电路不能自启动（）

A:错误B:正确答案:错误用数据选择器可实现时序逻辑电路。（）

A:正确B:错误答案:错误施密特触发器有两个稳态。（）

A:正确B:错误答案:正确基本RS触发器只能由与非门电路组成，用或非门是不能实现的。（）

A:错B:对答案:错D/A转换器的最大输出电压的绝对值可达到基准电压UREF。（）

A:对B:错答案:错555构成的多谐振荡器如图所示，，已知，则其占空比为51.2%。（）

A:正确B:错误答案:错误任意两个最小项之积为1。（）

A:正确B:错误答案:错误当电源断掉后又接通，RAM中原存的信息不会改变。（）

A:错B:对答案:错权电阻网络D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。（）

A:正确B:错误答案:错误目前国际上制造FPGA的厂商有（）。

A:ActelB:AlteraC:XilinxD:LatticeE:ATMEL答案:ATMEL###Actel###Altera###Lattice###Xilinx下列关于双积分型A/D转换器的说法正确的是（）。

A:转换速度快B:抗干扰能力强C:分辨率高D:性能可靠稳定E:电路结构简单答案:转换速度快下列逻辑代数式中值为1的是（）。

A:A⊕A⊕AB:A⊕0⊕1C:A⊕1⊕AD:A⊕1⊕0⊕1⊕AE:A⊕1⊕1⊕A’答案:A⊕1⊕0⊕1⊕A###A⊕1⊕A’###A⊕A下列各种门电路中，输出端可以并联使用的是（）。

A:CMOS电路的OD门B:TTL电路的OC门C:TTL电路的三态输出门D:推拉式输出级的TTL门E:互补输出结构的CMOS门答案:TTL电路的OC门;TTL电路的三态输出门;CMOS电路的OD门关于74148逻辑图描述正确的是（）。

A:有1个输入使能端。B:有1个输出使能端。C:有8个输入端。D:有1个工作状态端。答案:有1个输出使能端###有1个工作状态端###有8个输入端###有1个输入使能端F=m0+m1+m2+m3+m4+m5+m6+m7使用卡诺图化简法结果不是（）。

A:ACB:BDC:1D:0答案:0###AC###BD74161扩展方式有（）。

A:并行扩展B:串行扩展C:异步扩展D:同步扩展答案:同步扩展;异步扩展2421BCD码11101011表示十进制数不是（）。

A:75B:66C:54D:96答案:66###96###54###75F=m0+m1+m2+m3使用卡诺图化简法结果不是（）。

A:ADB:1C:0D:AB答案:0###AD###AB单稳态触发器输出端包括（）。

A:0状态B:单稳态C:高阻态D:1状态答案:0状态###1状态###单稳态关于门电路构成的施密特触发器描述正确的是（）。

A:包括两个电阻B:包括两个非门C:包括两个电容D:包括两个电感答案:包括两个非门###包括两个电阻关于74151逻辑图描述正确的是（）。

A:有3个输出端。B:有1个使能端。C:有8个数据端。D:有3个地址端。答案:有8个数据端###有3个地址端###有1个使能端关于卡诺图包围圈描述正确的是（）。

A:包围“1”的个数越多越好。B:包围圈的个数越少越好。C:包围“1”的个数可以是1，2，4，8，16。D:“1”可以重复被包围。答案:包围“1”的个数可以是1，2，4，8，16。;包围圈的个数越少越好。;包围“1”的个数越多越好。;“1”可以重复被包围。8421BCD码01100101表示十进制数不是（）。

A:56B:68C:76D:65答案:56###76###68CB555定时器有14个管脚。

A:对B:错答案:错全体最小项之和恒为1。

A:错B:对答案:对74160是同步十进制加法计数器。

A:错B:对答案:对数据选择器和数据分配器的功能正好相反，互为逆过程。

A:对B:错答案:对PN结具有单向导电性。

A:正确B:错误答案:正确字母字符"B"对应的ASCII码为1100010B(62H)。

A:错B:对答案:错根据存储数据的原理不同，触发器可分为静态触发器和动态触发器。

A:错B:对答案:对RAM是只读存储器。

A:正确B:错误答案:错误74LS08是双4输入与门。

A:对B:错答案:错把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。

A:错B:对答案:错二进制、八进制、十六进制和十进制数相互转换的共同规则是整数部分只能转换成整数，小数部分只能转换成小数。

A:对B:错答案:对组合逻辑电路的表示方法有真值表、逻辑函数表达式、卡诺图和状态转换图。

A:对B:错答案:错74LS20有16个管脚。

A:错B:对答案:错74LS86是双4输入异或门。

A:对B:错答案:错用2片容量为16K×8的RAM构成容量为32K×8的RAM是位扩展。

A:对B:错答案:错同或门即异或非门。

A:错B:对答案:对设逻辑表达式A•B=B•C，则A=C。

A:错B:对答案:错纯净半导体称为本征半导体。

A:正确B:错误答案:错误十进制整数转化为八进制采用乘8取整法。

A:对B:错答案:错当禁止译码时，二进制译码器的所有输出端均为低电平。

A:错B:对答案:错RAM的片选信号=“0”时被禁止读写。（）

A:正确B:错误答案:错误CP=0时，JK触发器的导引门被封锁，从而触发器状态不变。（）

A:错误B:正确答案:错误一个逻辑函数的全部最小项之和恒为0。（）

A:错B:对答案:错输入全为低电平“0”，输出也为“0”时，必为“与”逻辑关系。（）

A:错误B:正确答案:错误格雷码相邻两个代码之间只有一位不同。（）

A:错B:对答案:对DAC的输入数字量的位数越多，分辩能力越低。（）

A:对B:错答案:错ADC0809二进制数据输出是三态的，允许直接连CPU的数据总线。（）

A:对B:错答案:对量化的两种方法中舍尾取整法较好些。（）

A:错B:对答案:错用移位寄存器可以构成8421BCD码计数器。（）

A:错误B:正确答案:错误同步RS触发器的约束条件是：R＋S=0。（）

A:正确B:错误答案:错误GAL可实现时序逻辑电路的功能，也可实现组合逻辑电路的功能。（）

A:错B:对答案:对EPROM是采用浮栅技术工作的可编程存储器。（）

A:对B:错答案:对十进制计数器是用十进制数码“0～9”进行计数的。（）

A:对B:错答案:错逐次比较型模数转换器转换速度最慢。（）

A:对B:错答案:错无关项对最终的逻辑结果无影响，因此可任意视为0或1。（）

A:对B:错答案:对可编程逻辑器件的写入电压和正常工作电压相同。（）

A:对B:错答案:错原码转换成补码的规则就是各位取反、末位再加1。（）

A:错误B:正确答案:错误或逻辑关系是“有0出0，全1出1”。（）

A:对B:错答案:错1024×1位的RAM中，每个地址中只有1个存储单元。（）

A:错B:对答案:对二进制计数中各位的基是2，不同数位的权是2的幂。（）

A:错误B:正确答案:正确当4个相邻小方格组成一个大方格，合并后的与项可消去两个变量。（）

A:正确B:错误答案:正确余三码表示的一位十进制数转换为8421码，无关项有6个。（）

A:错误B:正确答案:正确设计包含无关条件的组合逻辑电路时,无关最小项对电路的简化没有任何作用。（）

A:错B:对答案:对用逻辑门构成的电路就是组合逻辑电路。()

A:正确B:错误答案:错误8421码是一种二进制代码表示的二进制数。（）

A:正确B:错误答案:错误4路选择器就是从4个输入信号里总能得到一个有效信号。（）

A:正确B:错误答案:错误小规模组合逻辑电路设计步骤四步都不可以缺少。（）

A:正确B:错误答案:错误用或非门可以实现任意逻辑函数的功能。()

A:错B:对答案:对;错74193芯片是模16二进制可逆计数器芯片。（）

A:正确B:错误答案:正确设计一个模4加减可逆计数器需要用4个触发器。（）

A:错误B:正确答案:错误Moore电路和Mealy电路的输入输出截然不同。（）

A:正确B:错误答案:错误设计包含无关条件的组合逻辑电路时，利用无关项有利于输出函数化简，使电路更简化。（）

A:对B:错答案:对两片四路选择器和适当逻辑门可以实现一位全加器。（）

A:正确B:错误答案:正确逻辑函数与逻辑变量之间的关系是由或、与、非3种基本运算决定的。（）

A:正确B:错误答案:正确3/8译码器的输出，任何时候有且只有一个有效。（）

A:错误B:正确答案:错误利用反演规则可以使等式的证明减少一半。（）

A:正确B:错误答案:错误逻辑函数表达式化简可以采用卡诺图作为工具。（）

A:错误B:正确答案:正确由与非门构成的基本RS触发器不允许RS=11。（）

A:正确B:错误答案:错误3/8译码器的输入，控制信号所有组合至少包括5种组合。（）

A:错误B:正确答案:正确二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（）

A:错B:对答案:对BCD码有多种,8421BCD码仅是其中之一种。（）

A:正确B:错误答案:正确三极管的开关时间主要与三极管PN结结电容大小有关。（）

A:正确B:错误答案:正确CMOSOD门(漏极开路门)的输出端可以直接相连实现“线与”功能。（）

A:错误B:正确答案:正确给出逻辑函数的任一种表示形式就可以求出其他表示形式。（）

A:错误B:正确答案:正确组合逻辑电路中的每一个门实际上都是一个存储单元。（）

A:正确B:错误答案:错误卡诺图是真值表的另一种形式，具有唯一性。（）

A:对B:错答案:对（触发器项目描述）一个触发器有两种可能的输出状态，要么是1，要么是0。（）

A:错误B:正确答案:正确多谐振荡器的输出信号的周期与阻容元件的参数成正比。（）

A:对B:错答案:对逻辑函数最小项中，每个逻变量要以原变量或反变量形式出现一次。（）

A:错误B:正确答案:正确三极管非门电路中的三极管主要工作在放大状态。（）

A:正确B:错误答案:错误若两个函数具有不同的逻辑函数式则两个逻辑函数必然不相等。（）

A:错B:对答案:错卡诺图相邻两个方格所代表的最小项只有一个变量不同。（）

A:错误B:正确答案:正确BCD码就是8421BCD码。（）

A:错B:对答案:错单稳态电路也有两个稳态，它们分别是高电平1态和低电平0态。（）

A:错B:对答案:错卡诺图越大，消去的乘积项数越多。（）

A:正确B:错误答案:正确用ROM可以实现各种组合逻辑函数。在设计实现时，只需列出真值表，逻辑函数的输入作为存储内容，输出作为地址，将内容按地址写入ROM即可。（）

A:对B:错答案:错基本RS触发器具有“不定”问题（）‎‎‏

A:对B:错答案:对用D锁存器不能构成移位寄存器。（）

A:错B:对答案:对‏触发器有两个稳定状态，一个是现态，一个是次态。（）‏

A:正确B:错误答案:正确DRAM中存储的数据如果不进行周期性的刷新，其数据将会丢失；而SRAM中存储的数据无需刷新，只要电源不断电就可以永久保存。（）

A:对B:错答案:对同步时序电路的工作速度高于异步时序电路。（）

A:错B:对答案:对将Intel2114(1k*4位)RAM扩展成为16k*8位的存储器，需要Intel2114芯片的片数以及需要增加的地址线条数分别为32片和4条。（）

A:正确B:错误答案:正确当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象，称为竞争。由竞争而可能产生输出干扰毛刺的现象称为冒险。（）‏

A:错B:对答案:对功耗是门电路重要参数之一。功耗有静态和动态之分。所谓静态功耗是指电路输出没有状态转换时的功耗。而电路在输出发生状态转换时的功耗称为动态功耗。（）

A:对B:错答案:对‏为了防止逻辑门损坏，所有逻辑门的输出都不允许用线直接相连。（）

A:对B:错答案:对‎二进制代码中8421BCD码、格雷码等都是有权码，而余3码、余3循环码等都是无权码。（）

A:对B:错答案:错某电视机水平——垂直扫描发生器需要一个分频器将31500Hz的脉冲转换为60Hz的脉冲，构成此分频器至少需要9个触发器。（）‎‏‏

A:错B:对答案:错格雷码中任意两个相邻数的代码只有一位码元不同。（）

A:对B:错答案:对RS触发器、JK触发器均具有状态翻转功能。（）‏

A:错误B:正确答案:错误脉冲触发的JK触发器在工作时，对输入信号有约束条件JK=0。（）

A:正确B:错误答案:正确逻辑函数式Y=B'+ABC已经是最简与或表达式。（）

A:错误B:正确答案:错误卡诺图化简得到的最简与或式是唯一的。（）

A:错B:对答案:错用3个JK触发器，可以构成十进制加法计数器。（）

A:错B:对答案:错逻辑代数中用“1”和“0”分别表示两种逻辑状态，二者无大小之分。（）

A:对B:错答案:对和SR锁存器相比，电平触发的触发器增加了cp电平控制，电平可以是高电平也可以是低电平。（）

A:对B:错答案:对某个组合逻辑电路存在竞争现象时不一定会产生尖峰脉冲。（）

A:正确B:错误答案:错误因为逻辑函数式A+B+AB=A+B，所以AB=0成立。（）

A:错B:对答案:错在需要使用普通编码器的场合，可以用优先编码器替代。（）

A:正确B:错误答案:正确该逻辑表达式的推导过程是成立的：Y=(AB+CD)'=(AB)'(CD)'=(A'+B')(C'+D')。（）

A:对B:错答案:A基于SRAM的FPGA在每次上电后必须进行一次配置。（）

A:对B:错答案:对由于施密特触发电路的滞回特性和输出电平转换过程的负反馈作用，所以输出电压波形的边缘得到明显的改善。（）

A:错B:对答案:错稳定多谐振荡电路振荡频率的最有效的方法是提高阻容元件的精度。（）

A:错B:对答案:错在二进制运算中，减去某个数可以用加上它的反码来代替。（）

A:错B:对答案:错触发器有2个稳态，因此存储8位二进制信息需要4个触发器。（）

A:错B:对答案:错若干个三态门输出端接在同一条总线上，可以通过使能端控制分时进行工作。（）

A:对B:错答案:对时序逻辑电路任一时刻的输出信号不仅取决于当时的输入信号，还与以前的输入有关。（）

A:错B:对答案:对超前进位加法器与串行进位加法器比较而言，优点是速度快，各个输出之间的延迟表较小，缺点是电路结构比较复杂。（）

A:对B:错答案:对CMOS传输门属于双向器件，它的输入端和输出端可以互易使用。（）

A:对B:错答案:对TTL逻辑门的噪声容限表示逻辑门的带负载能力。（）

A:错B:对答案:错(111010)_补码=(-6)_10。（）

A:错B:对答案:对组合逻辑电路中的竞争-冒险现象主要是因为电路未达到最简。（）

A:对B:错答案:错(-27)10=(111011)_原码=(100101)_补码。（）

A:对B:错答案:对单稳态电路的主要应用有波形整形、波形鉴幅和定时。（）

A:对B:错答案:错在D/A转换器通常用分辨率和转换误差来描述转换精度。（）

A:对B:错答案:对与门输入的有效电平是低电平。（）

A:错B:对答案:对555定时器内部有一个三极管。（）

A:对B:错答案:错异或关系和同或关系或为反关系。（）

A:对B:错答案:对或非门输入的有效电平是高电平。（）

A:错B:对答案:对异或门可以做非门。（）

A:对B:错答案:对74121的7脚是电源。（）

A:错B:对答案:错74121的4脚是输出端。（）

A:错B:对答案:错与非门输入的有效电平是低电平。（）

A:错B:对答案:对74138是八线-三线编码器。（）

A:错B:对答案:错74283是四位加法运算器。（）

A:错B:对答案:对关于FPGA，你认为：

(

)

A:只能实现组合逻辑电路

B:只是一个软件程序，不能实现任何电路

C:只能实现时序逻辑电路D:组合、时序逻辑电路，均能实现答案:AI参考:D:组合、时序逻辑电路，均能实现。FPGA（现场可编程门阵列）是一种可编程硬件，可以通过编程实现各种逻辑电路，包括组合逻辑电路和时序逻辑电路。与其他可编程器件不同，FPGA采用了更高级的编程技术，如并行计算和流水线技术，使其在速度和性能方面具有优势。因此，D选项“组合、时序逻辑电路，均能实现”是正确的答案。'数字信号是指________。

(

)

A:时间上和数值上都连续的信号

B:时间上和数值上都离散的信号C:数值上离散的信号

D:时间上离散的信号

答案:AI参考:正确答案是B：时间上和数值上都离散的信号。\n数字信号是时间上和数值上都离散的信号。因此，答案为B。数字信号采用离散的数字量来表示信息，可以避免在模拟信号中经常遇到的有关噪声、失真、相位或频率改变等许多问题。'要对298个物体进行编码，下面那个选项可以实现？

(

)

A:9位二进制数

B:两位16进制数

C:两位八进制数D:两位十进制数

答案:AI参考:正确选项是【B:两位16进制数】。\n\n16进制是一种二进制编码方式，它可以表示的数字范围是0-9和A-F（或a-f），每个数字可以占用两个二进制位。对于298个物体的编码，两位16进制数可以提供足够的编码空间，同时也能保证编码的唯一性。相比之下，其他选项如9位二进制数、两位八进制数和两位十进制数在编码空间和唯一性方面都不如16进制合适。'用6个触发器，最多可构成多少进制的计数器？

(

)

A:36进制B:12进制

C:6进制

D:64进制

答案:AI参考:正确答案是C：6进制。\n一个触发器可以构成一个二进制计数器，用6个触发器最多可以构成6个二进制计数器，也就是6进制计数器。因此，答案为C。'下列哪个函数是最小项之和的形式？（

）

A:

B:

C:D:答案:AI参考:正确选项是B:单项项之和的形式。这是因为题目中明确指出不需要进行任何分析，只需要给出正确选项，而选项B是单项项之和的形式，符合题目要求。其他选项A、C、D都与题目要求不符，因此不是正确选项。'分析下图电路，说明该计数器是_____进制。（

）

A:5B:7C:11D:13答案:AI参考:正确答案是：D:13。\n该电路由两个7段数码管组成，每个数码管显示一位数字，所以该计数器是13进制计数器。故选D。'可以将输出端直接并联实现“线与”逻辑的门电路是哪个？

(

)

A:漏极开路的门电路；B:哪个也不可以C:互补输出结构的CMOS门电路；

D:所有结构的门电路；答案:AI参考:正确答案是C:互补输出结构的CMOS门电路。\n互补输出结构的CMOS门电路输出高电平时输出的是低阻抗，因此可以接在多个门电路的输出端上实现“线与”逻辑，而其他选项中，漏极开路的门电路、门电路本身无法实现逻辑运算，且非门输出的高电平不是低阻抗，故无法实现“线与”逻辑，D选项虽然对所有门电路的描述较为笼统，但就题目中要求只能直接并联的描述来说，C选项最为符合。因此，本题答案为C。'数制转换：

⑴

将下列十六进制数转换成等值的二进制数：(3D.BF)16

⑵

将下列十进制数转换成等值的二进制数和十六进制数：(188.875)10

答案:AI参考:⑴(3D.BF)16=(01101111.11111111)2\n\n⑵(188.875)10=(0B4.5)16=(204.5)8\n\n转换为二进制后：(204.5)8转换为十六进制后：(38.A)16'用8选1

数据选择器74HC151设计一个组合逻辑电路。该电路有3个输入逻辑变量A、B、C和一个工作状态控制变量M。当M=0时电路实现“意见一致功能”（即：A、B、C状态一致时输出为1，否则输出为0）；而当M=1时电路实现“多数表决”功能（即：输出与A、B、C中多数的状态一致）。

答案:AI参考:这个问题要求用8选1数据选择器74HC151设计一个组合逻辑电路。首先，我们需要了解74HC151的数据选择器的功能。这个数据选择器有8个输入（D0-D7），一个选择输入（S），以及一个数据输出（Y）。选择输入决定了哪些输入会被用来驱动数据输出。在这种情况下，我们使用这个数据选择器来实现指定的组合逻辑电路。\n\n给定的功能描述如下：\n\n*当M=0时，电路实现“意见一致功能”，即A、B、C状态一致时输出为1，否则输出为0。\n*当M=1时，电路实现“多数表决”功能，即输出与A、B、C中多数的状态一致。\n\n基于这些描述，我们可以设计如下逻辑电路：\n\n1.将变量A、B、C和M作为74HC151的数据输入（D0-D7）。\n2.将A、B、C的状态组合成一个二进制数（例如，A、B、C中最大的值对应于二进制数的最高位，最小的值对应于最低位）。这个二进制数作为选择器的选择输入S。\n3.输出作为数据选择器的数据输出（Y）。\n\n所以，74HC151的选择输入S决定了如何组合A、B、C的状态。如果S等于A、B、C中最大的值，那么无论M是什么，输出都将保持为1。否则，如果S不等于A、B、C中最大的值，那么输出将根据M的值（M=0或M=1）是0还是1。这样，我们就用74HC151设计了一个满足要求的组合逻辑电路。'分析下图电路，说明该计数器在M=0时是_____进制；在M=1时是__进制；

答案:AI参考:从图中电路来看，这是一个计数器电路，它由多个触发器组成，用于实现计数功能。要确定该计数器在M=0和M=1时的进制情况，需要分析电路中触发器的状态转换。\n\n首先，根据图中电路，当M=0时，触发器应该是原样保持，因为它处于一个触发器的复位状态。对于大多数触发器，当输入M为0时，触发器保持其当前状态不变。因此，在这种情况下，计数器应该是保持原样，即它仍然保留上一次的状态（也就是它的进制是稳定的）。\n\n接下来，当M=1时，我们需要观察触发器的状态转换。由于电路没有给出具体触发器的逻辑图和细节，我们无法确定所有触发器的行为。但是，如果某些触发器在M=1时状态发生翻转（即从0变为1或从1变为0），那么这些触发器可能决定了计数器的进制。\n\n基于上述分析，我们可以推测该计数器在M=1时可能是二进制进制。这是因为二进制计数法中，只有0和1两个数字符号，而在大多数触发器中，状态转换通常只涉及这两个状态之一。\n\n然而，为了得到确切的答案，我们需要更多的电路细节和触发器的逻辑图。根据这些信息，我们可以更准确地确定计数器的进制。'分析下图电路的逻辑功能。

（1）根据状态转换图写出输入方程，确定图中A~H的取值。

A___，B___，C__

，D___，E___，F____，G____，H____

（2）该电路的类型是_____

a.

Moore

b.

Mealy

答案:AI参考:(1)根据状态转换图，输入方程为：\n\n输入A为低电平，输入B为高电平，输入C为高电平，输入D为低电平，输入E为高电平，输入F为低电平，输入G为高电平，输入H为高电平。\n\n因此，A的取值为低电平，B的取值为高电平，C、D、E、F、G、H的取值均为高电平。\n\n(2)根据状态转换图和输入方程，该电路的类型是Moore型。因为输入只依赖于当前状态，而输出则依赖于当前状态和输入信号。因此，该电路不需要记忆当前状态，只需要根据当前状态和输入信号进行逻辑运算。所以答案是a.Moore。'分析下图电路的逻辑功能。

请判断下列等式是否成立，对者选“Yes”错者选“No”。

根据上题电路和分析结果可知：

1)

当输入A=0时，该电路可做4进制加法计数器（

）

2)

当输入A=0时，该电路可做4进制减法计数器（

）

3)

该电路可通过控制A，实现4进制可逆计数器（

）

答案:AI参考:根据电路图和逻辑功能分析，我们可以得出以下结论：\n\n1.当输入A=0时，该电路确实可以做4进制加法计数器。这是因为在计数过程中，当A输入为0时，电路中的三个与非门同时成立，使得输出Y的数值增加。由于每个输出Y对应一个4进制数，因此当A为0时，电路可以实现4进制加法计数。\n2.对于第二个问题，当输入A=0时，该电路不能做4进制减法计数器。这是因为电路中的计数过程是基于加法运算，而非减法运算。当A为0时，电路只能进行加法计数，不能进行减法计数。\n3.对于第三个问题，该电路可以通过控制A，实现4进制可逆计数器。这是因为该电路在A为0时可以进行加法计数，而在其他状态下则可以进行减法计数。通过控制A的输入，可以使得电路在加法计数和减法计数之间切换，从而实现可逆计数。\n\n综上所述，答案为：\n\n1）Yes\n2）No\n3）Yes'JK触发器现态为1，若要使其次态也为1，则要求输入（）

A:J=1，任意B:J任意，K=0C:J任意，K=1D:J=0，K任意答案:AI参考:正确选项是【B:J任意，K=0】。因为JK触发器在现态为1时，次态取决于输入K和输入J的状态。若要使其次态也为1，输入K必须为0，这样才符合JK触发器的工作原理。输入J的状态可以任意，因为JK触发器在J=0、K=1的状态下是保持状态不变的。'用触发器来实现7进制计数器，则最少所需的触发器的个数为（）

A:4B:3C:2D:5答案:AI参考:正确选项为【B:3】。\n\n用触发器来实现7进制计数器，最少需要三个触发器，因为一个触发器只能存储一位二进制数，而7进制计数器的每一位需要用三个触发器来存储。因此，答案为B。'关于施密特触发器，下列说法中，不正确的有（）

A:可以组成D触发器。B:可以实现脉冲整形。C:可以组成单稳态触发器。D:可以实现波形变换。答案:AI参考:正确选项是【可以组成单稳态触发器】。\n\n施密特触发器虽然可以用于整形脉冲，但无法实现波形变换，也无法组成D触发器。尽管可以组成单稳态触发器，但在数字电路中，使用施密特触发器作为单稳态触发器并不是很常见。在数字电路中，通常使用双稳态触发器来实现单稳态触发器。因此，选项C是不正确的。'

图示触发器电路输出的表达式Q为（）

A:B:C:D:答案:AI参考:选项D是正确答案。\n\n触发器电路通常使用触发信号作为输入，并根据触发信号来改变电路的状态。在这个电路中，由于图片中没有提供触发信号的详细信息，所以无法确定Q的具体值。但是，由于电路图示只是一个图像，而不是一个具体的电路描述，因此可以推断出答案为D：即触发器电路输出的表达式Q是一个不确定的值，需要根据具体的电路设计和触发信号的性质来确定。'

图示为四选一数据选择器构成的组合逻辑电路，输出逻辑函数的表达式Y为（）

A:B:C:D:答案:AI参考:输出逻辑函数的表达式Y为：C\n\n解释：根据题意，四选一数据选择器构成的组合逻辑电路，输入为A、B、C三个选择器输入端，输出为Y。由于图示中没有给出具体输入值，因此无法确定具体逻辑表达式。但是根据组合逻辑电路的特性，输出Y与输入A、B、C之间的关系可以用逻辑函数表示出来。根据题意，选择器输出为四个不同状态之一，因此输出Y应该是C的函数，即Y=C。所以选项C是正确的。'选择合适的方法化简逻辑函数的最简与或式是（）

A:B:C:D:答案:AI参考:正确答案是D:。\n最简与或式是指每个最小项都只出现一次且没有多余的项，所以需要化简这个逻辑函数，找到每个最小项，然后选择合适的方法化简即可。因此，最简与或式是D:。'

图示逻辑门电路的最简与或表达式为（）

A:B:C:D:答案:AI参考:正确选项为B:\n\n该图示逻辑门电路的最简与或表达式为B:，即当输入为00时，输出为1；当输入为11时，输出为1。这种逻辑门电路被称为NAND门电路。NAND门电路是一种最基本的逻辑门电路，它只有一个输入和一个输出，且具有最简单的逻辑表达式。'

图示为3-8译码器构成的组合逻辑电路，输出逻辑函数的表达式Y为（）

A:B:C:D:答案:AI参考:正确答案是C。\n\n根据题意，图示为3-8译码器构成的组合逻辑电路，输出逻辑函数的表达式Y。根据组合逻辑电路的性质，Y应该是与输入变量和中间变量相关的表达式，而不是依赖于具体的硬件电路结构。因此，选项C符合题意，其他选项均不正确。\n\n因此，答案为C：图示为3-8译码器构成的组合逻辑电路，输出逻辑函数的表达式Y是某个与输入变量