集成数字式闹钟设计方案

1 集成数字式闹钟 设计 方案 一 、 设计目的 1. 进一步熟悉和掌握数字电路的设计方法和步骤 2. 进一步将理论和实践相结合 3. 熟悉和掌握仿真软件的应用 二、设计任务和要求 （ 1） 时钟功能：具有 24小时或 12小时的计时方式，显示时、分、秒。 （ 2）具有快速校准时、分、秒的功能。 （ 3）能设定起闹时间，响闹时间为一分钟，超过一分钟自动停 ;具有人工止闹功能；止闹后不再重新操作，将不再起闹。 （ 4）计时准确度：每天计时误差不超过 10秒。 （ 5）供电方式： 220v， 50交流中断时，自动接上内部备用电源供电，不影响计时功 能。 三、设计要求 1完成全电路 的理论设计 告要求写明以下要求： （ 1）总体方案的选择 （ 2）各个单元的选择和设计 （ 3）仿真过程的实现 2 目录 第一章：设计方案的选择 (3) (3) (3) 第二章：电路的计算与分析 (6) (6) (7) 、秒计数器的设计 (10) (16) (17) 设计 (20) 第三章：仿真过程及结果分析 (21) (21) 析 (21) 第四章：总结与心得 (26) 第五章：附录 (28) (28) (30) 第六章：参考文献 (31) 3 第一章：设计方案的选择 字闹钟的设计思想 要想构成数字闹钟，首先应选择一个脉冲源 能自动地产生稳定的标准时间脉冲信号，而脉冲源产生 的脉冲信号的频率较高，因此，需要进行分频，使得高频脉冲信号转变为适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为 1经过分频器输出的秒脉冲作为计数器的输入。由于计时的规律是： 60秒 =1分， 60分 =1小时， 60小时 =1天，这就需要对计数器分别设计为60进制， 60进制， 12进制或 24进制（本方案我选用 24进制）的，按时、分、秒的顺序将数字显示出来。 值得注意的是，任何计时装置都有误差，因此应考虑校准时间电路，校准电路一般采用自动校准快速调整和手动调整，“自动调整”可利用开关闭合与断开，使显示时间随 计时脉冲自动调整时间。手动调整可利用手动节拍调整显示时间，基于本次实验我采用了自动调整。 数字闹钟要求有定时响闹的功能，故需要提供设定闹时电路，并且有人工止闹功能，止闹后不再重复操作，将不再发生起闹功能。 字闹钟组成框图及工作过程 数字闹钟的组成框图如图 别由 整流电路 ， 数码显示电路 ,计时器 ，校时电路，分频器及振荡器构成的秒脉冲发生器组成。 4 图 字闹钟组成框图 秒 脉 冲 发 生 器 分 频 器 晶 体 振 荡 器 扩 展 功 能 闹 钟 功 能 时 显 示 器分 显 示 器 秒 显 示 器 时 计 数 器分 计 数 器秒 计 时 器 校 准 电 路 整 流 电 路 5 它的工作过程：本设计开关用的较多，主要有校时设置开关六个，手动止闹开关一个，闹时设置开关十六个。开关 关 关 关 关 开关 F秒个位校准开关，同时也是控制电路正常工作开关， N 人工止闹开关。启动前 A、 B、 C、 D、 动后进行校准，先校准小时：开关 一秒钟显示器的数字改变一次，当显示需要校准的数字时断开开关 A，再将开关 样当计时器显示了正确的时间时，断开开关 B，这样时校准完成。分校准，秒校准用同样的方法进行校准。这样电路就有了正常的计时功能。 接下来介绍闹钟功能，第一步：将开关 使蜂鸣器接入电路中，第二步：设置闹铃时间。闹钟电路中有四组（每组有四个）开关，分别为 ，分别对应时的十位、分位和分的十位和分位，每组开关自上 而下对应一组四位二进制数，只要将开关向上（向上为高电平）或向下（向下为低电平）拨到合适的位置，就能得到不同的二进制数，对应一位十进制数，这样就能设置不同的闹铃时刻，第三步：断开开关 6 第二章：电路的设计计算与分析 流电路的设计 在电力电子中，整流电路主要由变压器、桥式整流电路、滤波电路、稳压电路组成，根据整流电路的主要组成，我选用初、次级线圈之比为 1:式整流集成电路容 成滤波电路以及集成稳压芯片 7805组成，电路图如图 2 图 2流稳压电路 7 秒脉冲发生器由振荡器和分频器构成。 振荡器是数字钟的核心，振荡器的稳定度及频率的精确度决定了数字钟的计时的准确程度。 （ 1）振荡器的选择方案 方案一：采用 555 定时器与电阻和电容构成多谐振荡器 方案二：采用石英晶体振荡器 由于 555定时器构成的多谐振荡器频率不稳定 ，因此本设计选用方案二：石英晶体振荡器（晶振频率 f=32768 （ 2）分频器的设计 分频器的功能主要有两个： 一是产生标准秒脉冲信号 二是提供功能扩展电路所需要的信号 能构成分频器的芯片有很多如 3 片中规模集成电路计数器744及 14 位二进制计数器，如 7474设计选用 触发器构成 15 分频电路，其中 D 触发器用来进行二分频， 秒脉冲电路如图 2 图 28 一振荡器和 14 级二进制串行计数器组成，所有计数器均为主从触发器。 图 2脚图 管脚号 1 2 3 4 5 6 7 功能 12分频输出 13分频输出 14分频输出 6分频输出 5分频输出 7 分频输出 4分频输出 管脚号 8 9 10 11 12 13 14 功能 信号正向输出 信号反向输出 信号输入 复位信号输入 9 分频输出 8分频输出 管脚号 15 16 功能 10分频输出 9 D 触发器管脚图： 图 2触发器管教图 输入端 D n+1 说明 0 0 0 =0 0 1 0 1 0 1 =1 1 1 1 10 D 触发器 管脚功能图： 管脚号 对应端 功能说明 1 R 置 0端（低电平有效 ） 2 D 输入端 3 冲输入端 4 S 置 1 端 5 Q 输出端 、分、秒计数器的设计 秒信号经过秒 计数器、分计数器、时计数器之后，分别传到显示电路，以便实现数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，“时”计时器应为二十四或十二进制，本设计选择二十四进制。要实现这一要求，计数电路 一般 采用 10进制计数器如 7474744次设计选择 74 11 计数器 74脚图： 图 24教图 74160计数器各管脚功能： 管脚 3、 4、 5、 6 分别对应 输入端， 14、13、 12、 11分别对应 9对应 同步 置数端， 2 对应 ，为信号输入端 ,1 对应 ，为异步 清零端， 7、 10 管脚对应 控制端 ,当 7、 10 管脚接高电平芯片进入工作状态，接低电平不工作。 a六十进制计数器 六十进制计数器有两片中规模十进制计数器 74成，利用异步清零端 一片十进制计数器 74成六进制，再与另一片十进制计数器 74十 进制 ，各 个原理图 如下图 所示 ： 12 六进制计数器： 图 2由 74理图 13 六十进制计数器： 图 2 7614 b. 二十四进制计数器 二十四进制计数器同样用两片中规模集成计数器 74成，不过与构成六十进制的思路有些许不同，我是先将两片74百 进制计数器，再通过 异步置零 端，在 100进制的基础上构成 二十四 进制计数器。 图 2理图 ，图 2如下： 一百进制计数器： 图 2 7415 二十四进制计数器： 图 2416 时电路的设计 在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。 校时电路的要求 a 在小时校正 时不影响分和秒的正常计数 b 在分校正时不影响秒和时的正常计数 校时方式： c 快校：通过开关控制，使计数器对 1d 慢校：用手动产生单脉冲做校时脉冲 本设计使用快校方式。图 2 分 校准电路原理图： 图 2准电路 17 原理图说明： 开关 C、 D 分别一端接计数器的控制端 ，另一端经过一电阻接到一直流电源上，当开关合上， 控制端为为高电平，处于有效状态，在计数脉冲的作用下，可对 分 十位和 分 个位单独计数，当记到正确的时刻时再断开开关，这样电路就完成了校正功能。 时 和秒校正电路与时校正电路原理一样。 时电路的设计 闹时电路设计我选用了四组开关和四片数值比较器 74组开关和两片数值比较器用来设定小时闹铃 时刻 ，另两组开关和两片数值比较器时用来 设定 分钟 闹铃时刻 的。 数值比较器 74脚图： 图 2418 数值比较器 74能表： 图 2419 闹钟电路 原理图： 图 2钟电路原理图 20 功能简介： 通过四组开关分别调整闹钟时间，如将第一组开关自上而下的第三个开关向上拨，接到高电平端，其余三个开关向下拨，接地（即低电平），则对应数值 2，将第二组，第三组，第四组开关同样操作，则对应的了 22点 22分，当各个计数器输出值分别都为 2 时，四片计数器的 都输出高电平，经过一个与非门和一个非门，接到三级管上，使三极管基级导通，进而集电极导通，继而驱动蜂鸣器发声。当响铃一分钟后，蜂鸣器停止鸣叫。 人工止闹的实现：使用一个开关 N，该开关在三极管的基级端，使用闹钟功能时，将开关 N 闭合 ;停止闹钟功能时，将开关断开，这就 实现了“止闹后不再重新操作，将不再发生起闹”的功能 码显示电路 ： 数码显示电路器件的选用应注意译码器和显示器件的相互配合。一是驱动电路要足够大，二是逻辑电平要匹配。为了节约空间及降低复杂度，本设计我选用了一个集成显示器 7显示器有四个管脚，可以直接提供 的译码和显示。 图 221 第三章 :仿真过程及结果分析 真软件的简介： 世界上著名的 具 (仿真软件 )，从原理图布图、代码调试到 单片机 与外围电路协同仿真，一键切换到 计，真正实现了从概念到产品的完整设计。是目前世界上唯一将 电路仿真 软件、 计软件和虚拟模型仿真软件三合一的设计平台，其处理器模型支持 8051、2/16/18/24/30/8086 和 2010 年又增加了 列处理器，并持续增加其他系列处理器模型。在编译方面，它也支持 多种 编译器 。 软件的特点是：集原理图设计、仿真和 正实现从概念到产品的完整电子设计工具，具有模拟电路、数字电路、单片机应用系统、嵌入式系统（不高于 计与仿真功能，具有全速、单步、设置断点等多种形式的调试功能，具有各种信号源和电路分析所需的虚拟仪表，支持51 具有强大的原理图到 以输出多种格式的电路设计报表。拥有 相当于拥有了一个电子设计和分析平台 a仿真时遇到的问题 由于思维的局限性及理论知识在实际运用上存在一些相对误差，这就导致了仿真过程中种种错误的出现 ，我在设计过程中主要遇到以下问题： 22 （ 1） 连线问题： 由于制图空间 有限及排版不规范而出现不 规则的连线方式 ，例如出现斜线现象，如下图 3 图 线错误示例图 （ 2）分 时进位方面问题： 由于思维的局限性，最初只考虑到了秒计数器满六十向分计数器进一，分计数器满六十进向时计数器进一 ，而忽略了秒计数器对时计数器在进位方面的影响， 这就导致了分计数器对应的显示器显示 59 数值 ，秒计数器 对应的显示器 显示 00数值 时， 下一个秒脉冲到来后，直接向时计数器进一， 而正确的应该是分显示器显示 59 数值，秒显示器显示 59 数值时，下一个秒脉冲到来后才向时计数器进一。 而且除此之外还有一个大弊端，那就是在分显示器显示 59数值整个一分钟过程中，由于时计数器 于有效状态，随着秒脉冲不断计数。 错误连线图如图 33 仿真错误图： 图 3位连线错误示例图 24 （ 3）蜂鸣器驱动电压过大问题 :由于 件中蜂鸣器驱动电压默认 12V，而 电路提供的直流电压为 5此无法驱动蜂鸣器使其鸣响。 题的解决方案 （ 1）连线问题的解决：斜线 的出现主要是由于 刚开始排版时，器件排列过于紧密，因而在器件之间没有留下布线的空间，因此我把各个器件进行合适重新排版，这样问题也就解决了。 （ 2）进位问题的解决：既然要满足 分显示器和秒显示器同时为59，下一个秒脉冲到来时，时显示器才能加 一位，因此将分计数器的对应十位计数器的 应个位计数器的 出四条线接到一个四端口的与非门，将秒计数器做同样的操作，再将两个与非门的输出端接到两端口的与非门，再将该与非门的输出端接到时计数器的 控制端），这样就完成了向时计数器的完美进位了。原理图如图 3 25 图 3位问题解决方案原理图 （ 3）蜂鸣器驱动电压过大解决方案：双击蜂鸣器修改蜂鸣器的驱动电压为 126 第四章：总结与心得 我们学习了数字电路和模拟电子电路，对电子技术有了一些初步的了解，但那毕竟都是一些纯理论的知识，通过这次数字闹钟的课程设计，我们才把学到的知识与部分实践相结合，从中对我们所学的知识有了更进一步的理解 数电课程设计是培养学生综合运用所学知识 ,发现 ,提出 ,分析和解决实际问题 ,锻炼实践能力的重要环节 ,是对学生实际工作能力的具体训练和考察过程 今我仍感慨颇多，的确，从选题到定稿，从理论到实践，在短短的两个星期的日子里，可以说得是苦多于甜，但是可以学到很多很多的的东西，同时不仅可以巩固了以前所学过 的知识，而且学到了很多在书本上所没有学到过的知识。通过这次数电课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做数电课程设计，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。 这次数电课程设计终于顺利完成了，在设计中遇到了很多问题，最后在 李 老师的辛勤 指导 下，终于游逆而解 。总体来说 ,这次实习我受益匪浅 路 使之实现所需功能的过程中 ,特别有趣 ,培养了我的设计思维 ,增加了实际操作能力 体会到了设计的艰辛的同时 ,更让我体会到成功的喜悦和快乐 . 这次数电课程设计 ,虽然短暂但是让我得到多方面的提高： 我们在逻辑电路的分析与设计上有了很大的进步。加深了我们对组合逻辑电路与时序逻辑电路的认识，进一步增进了对一些常见逻辑