毕业设计（论文）开题报告-基于单片机的智能水表的设计.doc

安徽工程大学机电学院本科毕业设计(论文)开题报告题目： 基于单片机的智能水表的设计 课 题 类 型： 设计 实验研究 论文 学 生 姓 名： 学 号： 3072102137 专 业 班 级： 电子信息工程2071 教 学 单 位： 电气学院 指 导 教 师： 开 题 时 间： 2011年2月28日 2011 年 3 月 10 日一、 毕业设计（论文）内容及研究意义设计内容：此次设计是一种基于单片机的智能水表，它以价格较低的at89c51为核心，以智能卡式水表系统为研究对象，它结合了控制技术、计算机技术、流体计量学等多方面技术，是一种跨专业的电子信息化系统。主要解决计量控制精度、功耗、数据保密性、动作可靠性和稳定性、系统易用性和安全性等方面问题。研究意义：由于中国社会的经济快速发展，落后的科技已经不能适应时代的发展，只有不断进步的科技才能推动社会和时代的跨越发展，所以基于单片机智能水表的研究也推上了一个重要的高度。更为重要的是水的节约利用，水是生命之源，没有水，人类的生命无法延续，所以节约水对我们来说也至关重要。也是国家可持续发展的重要课题，还有物质基础。所以当前很多城市在生态治理，在水污染治理的工作越来越受人们的重视，确保水的污染物质不超标，保证人们能够喝上干净的用水。所以水的利用真的很有必要，智能水表的研究为水资源的再节约做了很重要的贡献。另外，人类在寻找地球外部的其他星系的生命时候，也把水做为外星球的是否存在生命的重要的参考标准。可是人们却没有完全真正的知道水的重要性，所以在许许多多的地方，公共场所等，水一直在流，却没有人用，严重的导致水的浪费，也许是因为生活在中东部，对水浪费并没有严重的感受。可是当你生活在西部地区，干旱少雨，所以水在他们的意识中很重要。有些人甚至一年都不能洗几次澡。此外，我国是世界上人均水资源拥有量是分贫乏的国家之一，节约和保护水资源是我国当前一项是分重要的战略措施。节约水资源包括两个方面的措施，一是大力推广应用节水新技术；二是加强用水的科学管理，在某种意义上来说，加强用水科学管理是当前的首要任务。要加强用水的科学管理，最重要的是加速研究开发科学先进、应用方便的节水科学管理仪表以及这种仪表的普及应用。可见研究一种低功耗、计量精确方便的智能水表显得极为重要，对推动水节约发展做重要贡献。二、 毕业设计（论文）研究现状及发展趋势研究现状：传统水表的发展经历了漫长年代，它涉及社会生活的各个方面。它对改善人类生活、促进社会发展和科技进步起到了无法估量的作用。直到现在在很多领域还能继续发挥作用。传统水表主要结构由硬件构成，以相对固定形式确定下来，所实现的功能较单一。只具有流量采集和机械指针显示用水量的功能，用户在使用过程中无法对其功能进行改变。它一般具有输入信号接口、内部处理电路和实时显示三部分。对于一些仪表功能如自凋零、自校准、自动调节量程等的设置是由用户在仪表设备面板上手工完成。传统水表的主要特点是自成体系，自我包容，用户无法更改。传统水表功能单一，只具流量采集和机械指针显示用水量的功能。同时，一台普通传统水表具有相对独立性，不能与其他水表设备进行通信，而只能用于现场测量，测量结果不能处理、存储、显示，局限性很大。另外，传统水表无法升级换代，而且开发周期长、经费投入大。随着科技水平不断发展，人们对传统水表提出以下几方面的要求：测量精度高、功能强、可靠性好，测量全能自动化、智能化，小型化、使用灵活方便、升级方便，同时还能进行测量数据的处理、存储和显示，具有和其他设备进行数据通讯等功能。这些新的要求不仅促使着传统水表不断地改进和发展，也孕育着新一代水表智能水表的产生。发展趋势：国内外智能建筑的智能化正在逐步提升，采用ic卡智能水表后，可以改变自来水收费及管理的现状，达到下列管理目标：智能水表代替传统水表，用ic卡实现预付费，实现“先付费后用水”、持卡结算的理想管理模式，从根本上杜绝欠缴、迟缴、漏缴水费的现象，使自来水公司应收费用及时到位；建立自来水公司计算机信息管理网络系统，实现对自来水供应、自来水用户及自来水公司员工的科学化管理；建立完善的财务核算管理，使自来水公司的日常工作和管理流程化、自动化、科学化，提高自来水公司的服务质量和竞争力；减轻工作人员的劳动强度，消灭（减少）现金交易，减少人为差错和杜绝贪污案件的发生；提供方便的统计查询功能，便于全面、及时地了解情况，为决策提供依据。ic卡水表系统是由ic卡水表、通用ic卡及计算机收费管理网络组成，起核心是ic卡水表。三、 毕业设计（论文）研究方案及工作计划1.智能水表方案设计根据所设计水表功能要求，可确定ic卡智能水表主要由阀门、流量传感器、微处理器、ic卡读/写器、显示器及电源等组成。其系统总体结构如图所示：图1. ic卡智能水表原理框图(1).微处理器采用at89c51, at89c51是美国atmel公司生产的低电压，高性能cmos8位单片机，片内置通用8位中央处理器和flash存储单元。本系统设计中单片机时钟电路采用晶振12mhz，复位采用按键电平复位电路。(2).水表的供电电源电路 为确保水表系统在意外断电时不使数据丢失，因此供电系统采用交/直流电源，平时水表由交流电通过表内的小型变压器输出供电，而备用电池处于充电状态，一旦停电，水表就由内部备用电池供电。(3).阀门 对水表而言，阀门是被控对象，控制着进水的开/关状态。目前可控的阀门主要是电磁阀，但常规的电磁阀是靠电的通/断来控制阀门的开/关的，即要让阀门一直开着，就必须一直通电，因此耗电较大，不符合本水表低功耗的要求。因此，必须对现有的电平开关式电磁阀进行改进，采用双稳态电磁阀，即阀门开/关由电脉冲来实现。使得对阀门开/关只需瞬时供电从而减少耗电量。(4).流量传感器 流量传感器是水表中的传感器部分，是实现正确计量的基础。考虑到现有的模拟式水表中，旋翼式水表结构简单，测量范围宽，灵敏度高，外形尺寸小，精确度已被广大用户所接受；因此本水表的流量传感器还是基于模拟水表的旋翼式结构，而通过在叶轮上安装磁钢与微型干簧管等机构，将叶轮的旋转转换成电信号，以实现频率脉冲计数，进而实现水流量的计量。其耗电小，并保持了原有的结构简单、精确度高的优点。(5).ic卡读/写器 ic卡读/写器是ic卡水表的输入接口。当ic卡插入读/写器时，首先读入的是卡中的密码，以判断此ic卡的合法性；水表在判断了卡的合法性后，读入所购水量并和水表内剩余水量累加，同时将卡上购水量单元清零；回写水表上用水量、剩余水量等信息，以便下次购水时自来水公司读取，实现水表信息的回馈功能。(6).显示器 液晶显示器作为水表的输出接口，显示剩余水量、电池状态及开关状态等信息。它们的有效工作时间都比较短。用户看完后，没有必要让它一直显示；为此，可利用水表上的防水盖提供信号。即当盖子打开时，使它们进入工作状态；而当盖子盖上时，是它们停止工作，从而达到节电的目的。2重点与难点（1）.智能卡的比较分析选择；（2）.智能卡式水表控制系统硬件部分的设计；（3）.智能卡式水表控制系统软件部分的设计；（4）.智能卡式水表系统的低功耗、可靠性与抗干扰性设计3. 工作计划 起止日期（日/月）周次内容进程2.202.271知道本课题的内容，查找相关参考文献和资料2.283.062进一步熟悉设计的课题，查阅、整理参考文献和资料3.073.133本设计的开题报告的完成3.143.204进行毕业设计方案的进一步的探索、求证3.213.275方案论证，方案改进，方案定稿3.284.036对设计的各模块，分析，求答4.044.107 各部分硬件电路的设计4.114.178各模块部分软件的设计4.184.249熟悉毕业设计格式、准备撰写论文初稿4.255.0110撰写毕业本文初稿5.025.1511.12完成毕业设计初稿，提交论文初稿5.165.2313.14修改毕业论文，进一步完善硬件电路设计5.246.415修改毕业论文，进一步完善软件设计6.56.1016最终完成毕业设计，提交4主要参考文献1 沈红卫.单片机应用系统设计实例与分析.北京：北京航空航天大学出版社,20032 沈红卫.基于单片机的智能系统设计与实现.北京：电子工业出版社,2005 3 刘文涛.单片机语言c51典型应用设计.北京：人民邮电出版社，20054 何立民.单片机应用技术选编6.北京：北京航空航天大学出版社，20045 马云峰,陈子夫.ic卡智能自来水表的设计.自动化与仪器仪表.2000，第一期：48-506 韩桂利.ic卡智能水表的设计.天津联合学报.2007,第九卷第二期：6-87 吴志成，马步青.国内智能水表的应用现状与发展方向.中国给水排水.2006,第十九卷第九期：19-218 徐玮，沈建良.单片机快速入门.北京航空航天大学出版社.20089 李朝青.单片机原理及接口技术.北京航大出版社10 王爱英.智能卡技术.北京:清华大学出版.2000 11 沈宇超，沈树群，樊荣等.射频识别系统中通信协议的模块化设计.通信学报.2007 12 max3232.status: active 3v to 5.5v multichannel rs-232 line drivr/receiver13 kaiseru. a low power transponder ic for high perform anceidentification sy.200614 philips semiconductors mifare rf s50 highly integrated iso14443 a reader ic data sheet philips corporation.2006 外文文献：at89c51 date sheetdescriptionthe at89c51 is a low-power， high-performance cmos 8-bit microcontroller with 8kbytes of in-system programmable flash memory. the device is manufactured using atmels high-density nonvolatile memory technology and is compatible with the industry-standard 80c51 instruction set and pinout. the on-chip flash allows the program memory to be reprogrammed in-system or by a conventional nonvolatile memory programmer. by combining a versatile 8-bit cpu with in-system programmable flash on a monolithic chip， the atmel at89c51 is a powerful microcontroller which provides a highly-flexible and cost-effective solution to many embedded control applications.the at89c51 provides the following standard features: 8k bytes of flash， 256 bytes of ram， 32 i/o lines， watchdog timer， two data pointers， three 16-bit timer/counters， a six-vector two-level interrupt architecture， a full duplex serial port， on-chip oscillator， and clock circuitry. in addition， the at89c51 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. the idle mode stops the cpu while allowing the ram， timer/counters， serial port， and interrupt system to continue functioning. the power-down mode saves the ram contents but freezes the oscillator， disabling all other chip functions until the next interrupt or hardware reset.vccsupply voltage.gndground.port 0port 0 is an 8-bit open drain bidirectional i/o port. as an output port， each pin can sink eight ttl inputs. when 1sare written to port 0 pins， the pins can be used as highimpe dance inputs. port 0 can also be configured to be the multiplexed loworder address/data bus during accesses to external program and data memory. in this mode， p0 has internal pullups. port 0 also receives the code bytes during flash programming and outputs the code bytes during program verification. external pullups are required during program verification.port 1port 1 is an 8-bit bidirectional i/o port with internal pullups. the port 1 output buffers can sink/source four ttl inputs. when 1s are written to port 1 pins， they are pulled high by the internal pullups and can be used as inputs. as inputs， port 1 pins that are externally being pulled low will source current (iil) because of the internal pullups. in addition， p1.0 and p1.1 can be configured to be the timer/counter 2 external count input (p1.0/t2) and the timer/counter 2 trigger input (p1.1/t2ex)， respectively， port 1 also receives the low-order address bytes during flash programming and verificationport 2port 2 is an 8-bit bidirectional i/o port with internal pullups. the port 2 output buffers can sink/source four ttl inputs. when 1s are written to port 2 pins， they are pulled high by the internal pullups and can be used as inputs. port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses (movx dptr). in this application， port 2 uses strong internal pull-ups when emitting 1s. during accesses to external data memory that use 8-bit addresses (movx ri)， port 2 emits the contents of the p2 special function register. port 2 also receives the high-order address bits and some control signals during flash programming and verification.port 3port 3 is an 8-bit bidirectional i/o port with internal pullups. the port 3 output buffers can sink/source four ttl inputs. when 1s are written to port 3 pins， they are pulled high by the internal pullups and can be used as inputs. as inputs， port 3 pins that are externally being pulled low will source current (iil) because of the pullups. port 3 also serves the functions of various special features of the at89c51， as shown in the following table. port 3 also receives some control signals for flash programming and verification.rstreset input. a high on this pin for two machine cycles while the oscillator is running resets the device. this pin drives high for 96 oscillator periods after the watchdog times out. the disrto bit in sfr auxr (address 8eh) can be used to disable this feature. in the default state of bit disrto， the reset high out feature is enabled.ale/progaddress latch enable (ale) is an output pulse for latching the low byte of the address during accesses to external memory. this pin is also the program pulse input (prog) during flash programming. in normal operation， ale is emitted at a constant rate of 1/6 the oscillator frequency and may be used for external timing or clocking purposes.if desired， ale operation can be disabled by setting bit 0 of sfr location 8eh. with the bit set， ale is active only during a movx or movc instruction. otherwise， the pin is weakly pulled high. setting the ale-disable bit has no effect if the microcontroller is in external execution mode.psenprogram store enable (psen) is the read strobe to external program memory. when the at89c51 is executing code from external program memory， psen is activated twice each machine cycle， except that two psen activations are skipped during each access to external data memory.ea/vppexternal access enable. ea must be strapped to gnd in order to enable the device to fetch code from external program memory locations starting at 0000h up to ffffh. note， however， that if lock bit 1 is programmed， ea will be internally latched on reset. ea should be strapped to vcc for internal program executions. this pin also receives the 12-volt programming enable voltage (vpp) during flash programming.xtal1input to the inverting oscillator amplifier and input to the internal clock operating circuit.xtal2output from the inverting oscillator amplifier.译文：at89c51 数据手册功能特性描述at89c51是一种低功耗、高性能cmos8位微控制器，具有8k在系统可编程flash 存储器。使用atmel公司高密度非易失性存储器技术制造，与工业80c51产品指令和引脚完全兼容。片上flash允许程序存储器在系统可编程，亦适于常规编程器。在单芯片上，拥有灵巧的8 位cpu 和在系统可编程flash，使得at89c51为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。at89c51具有以下标准功能； 8k字节flash，256字节ram，32 位i/o 口线，看门狗定时器，2个数据指针，三个16 位定时器/计数器，一个6向量2级中断结构，全双工串行口，片内晶振及时钟电路。另外，at89c51 可降至0hz 静态逻辑操作，支持2种软件可选择节电模式。空闲模式下，cpu停止工作，允许ram、定时器/计数器、串口、中断继续工作。掉电保护方式下，ram内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。vcc : 电源gnd: 地p0 口：p0口是一个8位漏极开路的双向i/o口。作为输出口，每位能驱动8个ttl逻辑电平。对p0端口写“1”时，引脚用作高阻抗输入。当访问外部程序和数据存储器时，p0口也被作为低8位地址/数据复用。在这种模式下，p0具有内部上拉电阻。在flash编程时，p0口也用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需要外部上拉电阻。p1 口：p1口是一个具有内部上拉电阻的8 位双向i/o 口，p1 输出缓冲器能驱动4个ttl 逻辑电平。对p1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（iil）。此外，p1.0和p1.2分别作定时器/计数器2的外部计数输入（p1.0/t2）和时器/计数器2的触发输入（p1.1/t2ex），在flash编程和校验时，p1口接收低8位地址字节。p2 口：p