毕业设计（论文）外文翻译-AT89C51的介绍及运用.doc

江西理工大学应用科学学院毕业设计(论文)外文资料翻译系 ： 专 业： 班 级： 姓 名： 学 号： 附 件： 1.外文资料翻译译文；2.外文原文。 指导教师评语： 签名： 年 月 日附件一：外文资料翻译译文at89c51的介绍及运用单片机广泛应用于商业：诸如调制解调器，电动机控制系统，空调控制系统,汽车发动机和其他一些领域。这些单片机的高速处理速度和增强型外围设备集合使得它们适合于这种高速事件应用场合。然而，这些关键应用领域也要求这些单片机高度可靠。健壮的测试环境和用于验证这些无论在元部件层次还是系统级别的单片机的合适的工具环境保证了高可靠性和低市场风险。intel 平台工程部门开发了一种面向对象的用于验证它的 at89c51汽车单片机多线性测试环境。这种环境的目标不仅是为 at89c51汽车单片机提供一种健壮测试环境，而且开发一种能够容易扩展并重复用来验证其他几种将来的单片机。开发的这种环境连接了at89c51。本文讨论了这种测试环境的设计和原理，它的和各种硬件、软件环境部件的交互性，以及如何使用 at89c51。 1 介绍 8位 at89c51 chmos工艺单片机被设计用于处理高速计算和快速输入/输出。 mcs51单片机典型的应用是高速事件控制系统。商业应用包括调制解调器，电动机控制系统，打印机，影印机，空调控制系统，磁盘驱动器和医疗设备。汽车工业把 mcs51单片机用于发动机控制系统，悬挂系统和反锁制动系统。 at89c51尤其很好适用于得益于它的处理速度和增强型片上外围功能集，诸如：汽车动力控制，车辆动态悬挂，反锁制动和稳定性控制应用。由于这些决定性应用，市场需要一种可靠的具有低干扰潜伏响应的费用 -效能控制器，服务大量时间和事件驱动的在实时应用需要的集成外围的能力，具有在单一程序包中高出平均处理功率的中央处理器。拥有操作不可预测的设备的经济和法律风险是很高的。一旦进入市场，尤其任务决定性应用诸如自动驾驶仪或反锁制动系统，错误将是财力上所禁止的。重新设计的费用可以高达 500k美元，如果产品族享有同样内核或外围设计缺陷的话，费用会更高。另外，部件的替代品领域是极其昂贵的，因为设备要用来把模块典型地焊接成一个总体的价值比各个部件高几倍。为了缓和这些问题，在最坏的环境和电压条件下对这些单片机进行无论在部件级别还是系统级别上的综合测试是必需的。 intel chandler平台工程组提供了各种单片机和处理器的系统验证。这种系统的验证处理可以被分解为三个主要部分。系统的类型和应用需求决定了能够在设备上执行的测试类型。 at89c51提供以下标准功能：4k 字节 flash闪速存储器，128字节内部 ram， 32个 i/口线，2个 16位定时/计数器，一个 5向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，at89c51降至 0hz的静态逻辑操作，并支持两种可选的节电工作模式。空闲方式体制 cpu的工作，但允许 ram，定时 /计数器，串行通信口及中断系统继续工作。掉电方式保存 ram中的内容，但振荡器体制工作并禁止其他所有不见工作直到下一个硬件复位。2 at89c51方框图引脚功能说明vcc：电源电压gnd：地p0口： p0口是一组 8位漏极开路型双向 i/o口，也即地址/数据总线复用。作为输出口用时，每位能吸收电流的方式驱动 8个 ttl逻辑门电路，对端口写“1”可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低 8位）和数据总线复用，在访问期间激活内部上拉电阻。在flash编程时，p0口接受指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。p1口： p1是一个带内部上拉电阻的 8位双向 i/o口，p1的输出缓冲级可驱动（吸收或输出电流） 4个 ttl逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作为输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（iil）。 flash编程和程序校验期间，p1接受低 8位地址。p2口： p2是一个带有内部上拉电阻的 8位双向 i/o口，p2的输出缓冲级可驱动（吸收或输出电流）4个 ttl逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作入口。作为输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（iil）。在访问外部程序存储器或 16位四肢的外部数据存储器（例如执行 movx dptr指令）时， p2口送出高 8位地址数据，在访问 8位地址的外部数据存储器（例如执行 movx ri指令）时，p2口线上的内容（也即特殊功能寄存器（sfr）区中r2寄存器的内容），在整个访问期间不改变。 flash编程和程序校验时， p2也接收高位地址和其他控制信号。p3口： p3是一个带有内部上拉电阻的 8位双向 i/o口，p3的输出缓冲级可驱动（吸收或输出电流）4个 ttl逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作为输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（iil）。 p3口除了作为一般的 i/o口线外，更重要的用途是它的第二功能，如下所示：3 端口引脚第二功能 p3.0 rxd(串行输入口 ) p3.1 txd (串行输出口) p3.2 int0 (外中断0) p3.3 int1 (外中断1) p3.4 t0 (定时/计数器 0) p3.5 t1 (定时/计数器 1) p3.6 wr (外部数据存储器写选通) p3.7 rd (外部数据存储器读选通) p3口还接收一些用于 flash闪速存储器编程和程序校验的控制信号。rst：复位输入。当振荡器工作时， rst引脚出现两个机器周期以上高电平将使单片机复位。ale/prog：当访问外部程序存储器或数据存储器时， ale（地址锁存允许）输出脉冲用于锁存地址的低 8位字节。即使不访问外部存储器，ale仍以时钟振荡频率的 1/6输出固定的正脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是，每当访问外部数据存储器时将跳过一个 ale脉冲。对 flash存储器编程期间，该引脚还用于输入编程脉冲（prog）。如有必要，可通过对特殊功能寄存器（sfr）区中的 8eh单元 d0位置位，可禁止 ale操作。该位置位后，只有一条 movx和 movc指令 ale才会被激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置 ale无效。psen：程序存储允许输出是外部程序存储器的读选通型号，当 89c51由外部存储器取指令（或数据）时，每个机器周期两次 psen有效，即输出两个脉冲。在此期间当访问外部数据存储器，这两次有效的 psen信号不出现。ea/vpp：外部访问允许。欲使 cpu仅访问外部程序存储器（地址为 0000hffffh），ea端必须保持低电平（接地）。需注意的是：如果加密位 lb1被编程，复位时内部会锁存 ea端状态。如 ea端为高电平（接 vcc端），cpu则执行内部程序存储器中的指令。 flash存储器编程时，该引脚加上+12v的编程允许电源 vpp，当然这必须是该器件使用 12v编程电压 vpp。 xtal1：振荡器反相放大器及内部时钟发生器的输入端。xtal2：振荡器反相放大器的输出端4 时钟振荡器 at89c51中有一个用于构成内部振荡器的高增益反相放大器，引脚 xtal1和 xtal2分别是该放大器的输入端和输出端。这个放大器与作为反馈元件的片外石英晶体或陶瓷谐振器一起构成自激振荡器，振荡电路参见图 5。外接石英晶体或陶瓷谐振器及电容 c1、c2接在放大器的反馈回路中构成并联振荡电路。对外接电容 c1、c2虽没有十分严格的要求，但电容容量的大小会轻微影响振荡频率的高低、振荡器工作的稳定性、起振的难易程度及温度稳定性，如果使用石英晶体，我们推荐电容使用 30pf10 pf，而如使用陶瓷谐振器建议选择 40pf10 pf。用户也可以采用外部时钟。采用外部时钟的电路如图 5右图所示。这种情况下，外部时钟脉冲接到 xtal1端，即内部时钟发生器的输入端 xtal2则悬空。5省电模式在省电模式下，振荡器停止工作，进入省电模式的指令是最后一条被执行的指令，片内 ram和特殊功能寄存器的内容在终止省电模式前被冻结。推出省电模式的唯一方法是硬件复位，复位后将重新定义全部特殊功能寄存器但不改变 ram中的内容，在 vcc恢复到正常工作电平前，复位应无效，且必须保持一定时间以使振荡器重启动并稳定工作。空闲和省电模式外部引脚状态模式程序存储器 ale psen p0 p1 p2 p3空闲模式内部 1 1数据数据数据数据空闲模式外部 1 1悬空数据地址数据省电模式内部 0 0数据数据数据数据省电模式外部 0 0悬空数据数据数据程序存储器的加密 89c51可使用对芯片上的 3个加密位 lb1、lb2、lb3进行编程（p）或不编程（ u）来得到如下表所示的功能程序加密位保护类型lb1 lb2 lb3 1 u u u没有程序保护功能 2 p u u禁止从外部程序存储器中执行movc 指令读取内部程序存储器的内容 3 p p u除以上功能外，还禁止程序校验 4 p p p除以上功能外，同时禁止外部执行当加密位lb1被编程时，在复位期间， ea端的逻辑电平被采样并锁存，如果单片机上电后一直没有复位，则锁存起的初始值是一个随机数，且这个随机数会一直保存到真正复位为止。为使单片机上电后能正常工作，被锁存的ea电平值必须与该引脚当前的逻辑电平一致。此外，加密位只能通过整片擦除的方法清除。6 flash闪速存储器的编程 at89c51单片机内部有 4k字节的 flash eprom，这个 flash存储阵列出厂时已处于擦除状态（即所有存储单元的内容均为 ffh），用户随时可对其进行编程。编程接口可接收高电压（+12v）或低电压（ vcc）的允许编程信号。低电压编程模式适合于用户在线编程系统，而高电压编程模式可与通用 eprom编程器兼容。 at89c51单片机中，有些属于低电压编程方式，而有些则是高电压编程方式，用户可从芯片上的型号和读取芯片内的签名字节获得该信息，见下表 vpp = 12v vpp = 5芯片顶面标识 at89c51 at89c51 xxxx xxxx-5 yyww yyww签名字节 (030h) = 1eh (030h) = 1eh (031h) = 51h (031h) = 51h (032h) =f fh (032h) = 05h at89c51的程序存储器阵列是采用字节写入方式编程的，每次写入一个字符，要对整个芯片的 eprom程序存储器写入一个非空字节，必须使用片擦除的方法将整个存储器的内容清楚。7编程方法编程前，须按表 6和图 6所示设置好地址、数据及控制信号，编程单元的地址加在 p1口和 p2口p2.0p2.3（11位地址范围为 0000h0fffh），数据从 p0口输入，引脚 p2.6、p2.7和 p3.6、p3.7的电平设置见表 6，pseb为低电平，rst保持高电平，ea/vpp引脚是编程电源的输入端，按要求加上编程电压，ale/prog引脚输入编程脉冲（负脉冲）。编程时，可采用 420mhz的时钟振荡器，at89c51编程方法如下：1.在地址线上加上要编程单元的地址信号。2.在数据线上加上要写入的数据字节。3.激活相应的控制信号。4.在高电压编程方式时，将 ea/vpp端加上+12v编程电压。5.每对 flash存储阵列写入一个字节或每写入一个程序加密位，加上一个 ale/prog编程脉冲。改变编程单元的地址和写入的数据，重复 15步骤，知道全部文件编程结束。每个字节写入周期是自身定时的，通常约为 1.5ms。数据查询 at89c51单片机用数据查询方式来检测一个写周期是否结束，在一个写周期中，如需要读取最后写入的那个字节，则读出的数据的最高位（p0.7）是原来写入字节的最高位的反码。写周期开始后，可在任意时刻进行数据查询。ready/busy：字节编程的进度可通过 ready/busy输出信号检测，编程期间，ale变为高电平“h”后p3.4（ready/busy）端被拉低，表示正在编程状态（忙状态）。编程完成后，p3.4变为高电平表示准备就绪状态。程序校验：如果加密位 lb、lb2没有进行编程，则代码数据可通过地址和数据线读回原编写的数据，采用下图的电路，程序存储器的地址由 p1口和 p2口的 p2.0p2.3输入，数据由 p0口读出，p206、p2.7和 p3.6、p3.7的控制信号见表 6psen保持低电平，ale、ea和 rst保持高电平。校验时， p0口必须接上 10k左右的上拉电阻。8 flash存储器编程真值表方式 rst psen ale/prog ea/vpp p2.6 p2.7 p3.6 p3.7写数据代码 h l h/12v l h h h读数据代码 h l h h l l h h写加密位 bit -1 h l h/12v h h h h bit -2 h l h/12v h h l l bit -3 h l h/12v h l l l片擦除 h l h/12v h l l l读签名字节 h l h h l l l l注:片擦除操作时要求 prog脉冲宽度为 10ms图5 编程电路图6 校验电路 flash编程和校验的波形时序(高电压编程方式 vpp=12v) flash编程和校验的波形时序(高电压编程方式 vpp=5v)9芯片擦除 利用控制信号的正确组合(表 6)并保持 ale/prog引脚 10ms的低电平脉冲宽度即可将 eprom阵列(4k字节)和三个加密位整片擦除,代码阵列在片擦除操作中将任何非空单元写入”1”,这步骤需在编程之前进行。读片内签名字节 :ay89c51单片机内有 3个签名字节 ,地址为 030h、031h和 032h。于声明该器件的厂商、号和编程电压。读签名字节的过程和单元 030h、031h和 032h的正常校验相仿，只需要将 p3.6和 p3.7保持低电平，返回值意义如下： (030h) = 1eh声明产品由 atmel公司制造。 (031h) = 51h 声明为 at89c51单片机。 (032h) = ffh声明为 12v 编程电压。 (032h) = 05h 声明为 5v 编程电压。编程接口：采用控制信号的正确组合可对 flash闪速存储阵列中的每一代码字节进行写入和存储器的整片擦除，写操作周期是自身定时的，初始化后它将自动定时到操作完成。 flash编程和校验特性 ta = 0c to 70.c, vcc 10%.= 5.0 10 符号参数最小值最大值单位 vpp(1)编程电压11.5 12.5 v ipp(1)编程电流 1.0 ma 1/tclcl时钟频率 3 24 mhz tavgl建立地址到 prog变低 48tclcl tghax prog变低后地址保持不变 48tclcl tdvgl建立数据到 prog变低 48tclcl tghdx prog变低后数据保持不变 48tclcl tehsh enable变高到 vpp 48tclcl tshgl加 vpp 到 prog变低 10 s tghsl(1) prog后保持vpp 10 s tglgh prog宽度 1 110 s tavqv地址到数据有效 48tclcl telqv enable 低到数据有效 48tclcl tehqz enable后数据浮空 0 48tclcl tghbl prog变高到busy变低 1.0 s twc字节写入周期 2.0 ms注：仅用于 12v编程模式 at89c51的极限参数：工作温度.-55c to +125c储藏温度. -65c to +150c任一引脚对地电压.-1.0v to +7.0v最高工作电压 . 6.6v直流输出电流. 15.0 ma 11 直流特性 ta = -40c to 85.c, 20%.vcc = 5.0v 符号参数条件最小值最大值单位 vil输入低电压 (except ea) -0.5 0.2 vcc -0.1 v vih输入高电压 (except xtal1, rst) 0.2 vcc + 0.9 vcc + 0.5 v vih1输入高电压 (xtal1, rst) 0.7 vcc vcc + 0.5 v vol输出低电压 (1) (ports 1,2,3) iol = 1.6 ma 0.45 v vol1输出低电压 (1)(port 0, ale, psen) iol = 3.2 ma 0.45 v voh输出高电压 (ports 1,2,3, ale, 10%.ioh = -60 a, vcc = 5v 2.4 v psen) ioh = -25 a 0.75 vcc v ioh = -10 a 0.9 vcc v voh1输出高电影 (port 0为外部总线模10%.ioh = -800 a, vcc = 5v 2.4v 式) ioh = -300a, 0.75 vcc v ioh = -80a, 0.9 vcc v iil逻辑0输入电流 (ports 1,2,3) vin = 0.45v -50 a itl逻辑1到0转换电流 (ports 1,2,3) 10%.vin = 2v, vcc = 5v -650 a ili输入漏电流(port 0, ea) 0.45 vin vcc 10. a rrst复位下拉电阻 50 300 .k cio引脚电容 test freq. = 1 mhz, ta = 25c 10 pf icc消耗电流 active mode, 12 mhz 20 ma idle mode, 12 mhz 5 ma省电模式消耗电流(2) vcc = 6v 100 a vcc = 3v 40 a12 交流特性在以下条件下，p0口，ale/prog，psen的负载电容为 100pf，其他输出口负载80 pf。符号参数 12 mhz时钟振荡器 16 to 24 mhz时钟振荡器单位最小值最大值最小值最大值 1/tclcl时钟频率 0 24 mhz tlhll ale脉冲宽度 127 2tclcl-40 40 ns ns tavll地址有效到ale 变低时间 43 tclcl-13 ns tllax ale 变低后地址保持时间 48 tclcl-20 ns tlliv ale 变低到指令输入有效 233 4tclcl-65 ns tllpl ale 变低到 psen 变低时间 43 tclcl-13 ns tplph psen 脉冲宽度 205 3tclcl-20 ns tpliv psen 变低到指令输入有效 145 3tclcl-45 ns tpxix psen建立后指令保持时间 0 0 ns tpxiz psen建立后指令浮空时间 59 tclcl-10 ns tpxav psen建立后到地址有效时间 75 tclcl-8 ns taviv建立地址到指令输入有效 312 5tclcl-55 ns tplaz psen 变低到地址浮空时间 10 10 ns trlrh rd 脉冲宽度 400 6tclcl-100 ns twlwh wr 脉冲宽度 400 6tclcl-100 ns trldv rd 变低到数据输入有效 252 5tclcl-90 ns trhdx rd建立后数据保持时间 0 0 ns trhdz rd建立后数据浮空时间 97 2tclcl-28 ns tlldv ale 变低到数据输入有效时间 517 8tclcl-150 ns tavdv地址建立到数据输入有效时间 585 9tclcl-165 ns tllwl ale 变低到 rd 或r wr 变低时间 200 300 3tclcl-50 3tclcl+50 ns tavwl地址建立到rd或 wr变低时间 203 4tclcl-75 ns tqvwx数据有效到wr 转换时间 23 tclcl-20 ns tqvwh数据有效到wr 变高时间 433 7tclcl-120 ns twhqx wr建立后数据保持时间 33 tclcl-20 ns trlaz rd 变低后地址浮空时间 0 0 ns twhlh rd 或 wr变高到ale 变高时间 43 123 tclcl-20 ns 外部程序存储器读周期外部数据存储器读周期外部数据存储器写周期外部始终驱动波形外部时钟驱动特性符号参数最小值最大值单位 1/tclcl时钟振荡频率 0 24 mhz tclcl时钟周期 41.6 ns tchcx高电平时间 15 ns tclcx低电平时间 15 ns tclch上升沿时间 20 ns tchcl下降沿时间 20 ns串行口时序：移位寄存器测试条件 20%;.(vcc = 5.0 v 负载容抗= 80 pf)符号参数 12 mhz osc variable oscillator units单位 min max min max txlxl串行口时钟周期 1.0 12tclcl s tqvxh建立数据输出到时钟上升沿 700 10tclcl-133 ns txhqx时钟上升沿建立后输出数据保持时间 50 2tclcl-117 ns txhdx时钟上升沿建立后输如据保持时间 0 0 ns txhdv时钟上升沿建立到输入数据下降 700 10tclcl-133 ns13 移位寄存器时序波形 ac测试输入/输出波形浮空波形微机接口实现两种信息形式的交换。在计算机之外，由电子系统所处理的信息以一种物理信号形式存在，但在程序中，它是用数字表示的。任一接口的功能都可分为以某种形式进行数据库变换的一些操作，所以外部和内部形式的转换是由许多步骤完成的。模拟-数字转换器（adc）用来将连续变化信号变成相应的数字量，这数字量可是可能性的二进制数值中的一固定值。如果传感器输出不是连续变化的，就不需模拟-数字转换。这种情况下，信号调理单元必须将输入信号变换成为另一信号，也可直接与接口的下一部分，即微计算机本身的输入输出单元相连接。输出接口采用相似的形式，明显的差别在于信息流的方向相反；是从程序到外部世界。这种情况下，程序可称为输出程序，它监督接口的操作并完成数字 -模拟转换器（dac）所需数字的标定。该子程序依次送出信息给输出器件，产生相应的电信号，由dac转换成模拟形式。最后，信号经调理（通常是放大）以形成适应于执行器操作的形式。在微机电路中使用的信号几乎总是太小而不能被直接地连到“外部世界”，因而必须用某种形式将其转换成更适宜的形式。接口电路部分的设计是使用微机的工程师所面临最重要的任务之一。我们已经了解到微机中，信号以离散的位形式表示。当微机要与只有打开或关闭操作的设备相连时，这种数字形式是最有用的，这里每一位都可表示一开关或执行器的状态。为了解决实际问题，一个单片机不仅包括 cpu，程序和数据存储器，另外，它必须含有通过 cpu访问外部信息的硬件。一但cpu收集到数据信息和流程，它必须能够改变外部领域的一部分，这些硬件设备称作外围设备，它们是cpu通往外部的窗口。单片机可利用外围设备中最基本的用于一般用途的 i/o接口，每个 i/o接口既可作为输入端又可作为输出端，每个 i/o接口的功能取决与程序初始化阶段对数据方位寄存器相应位进行置一和清零操作，通过 cpu指令对数据寄存器相应位进行置一和清零来置一和清零输出端口，同样输入端口逻辑位也可以通过 cpu指令访问。一些类型的串行口单元允许 cpu与外部设备进行串口通信，用串口位代替平行位进行通信需要少许的 i/o口，这样使通信费用降低但速度也相对慢些。串口传送可以同步也可以异步。附件二：外文原文introduction and application of at89c51microcontrollers are used in a multitude of commercial applications such as modems, motor-control systems, air conditioner control systems, automotive engine and among others. the high processing speed and enhanced peripheral set of these microcontrollers make them suitable for such high-speed event-based applications. however, these critical application domains also require that these microcontrollers are highly reliable. the high reliability and low market risks can be ensured by a robust testing process and a proper tools environment for the validation of these microcontrollers both at the component and at the system level. intel plaform engineering department developed an object-oriented multi-threaded test environment for the validation of its at89c51 automotive microcontrollers. the goals of this environment was not only to provide a robust testing environment for the at89c51 automotive microcontrollers, but to develop an environment which can be easily extended and reused for the validation of several other future microcontrollers. the environment was developed in conjunction with microsoft foundation classes (at89c51). the paper describes the design and mechanism of this test environment, its interactions with various hardware/software environmental components, and how to use at89c51. 1. introduction the 8-bit at89c51 chmos microcontrollers are designed to handle high-speed calculations and fast input/output operations. mcs 51 microcontrollers are typically used for high-speed event control systems. commercial applications include modems, motor-control systems, printers, photocopiers, air conditioner control systems, disk drives, and medical instruments. the automotive industry use mcs 51 microcontrollers in engine-control systems, airbags, suspension systems, and antilock braking systems (abs). the at89c51 is especially well suited to applications that benefit from its processing speed and enhanced on-chip peripheral functions set, such as automotive power-train control, vehicle dynamic suspension, antilock braking, and stability control applications. because of these critical applications, the market requires a reliable cost-effective controller with a low interrupt latency response, ability to service the high number of time and event driven integrated peripherals needed in real time applications, and a cpu with above average processing power in a single package. the financial and legal risk of having devices that operate unpredictably is very high. once in the market, particularly in mission critical applications such as an autopilot or anti-lock braking system, mistakes are financially prohibitive. redesign costs can run as high as a $500k, much more if the fix means back annotating it across a product family that share the same core and/or peripheral design flaw. in addition, field replacements of components is extremely expensive, as the devices are typically sealed in modules with a total value several times that of the component. to mitigate these problems, it is essential that comprehensive testing of the controllers be carried out at both the component level and system level under worst case environmental and voltage conditions.this complete and thorough validation necessitates not only a well-defined process but also a proper environment and tools to facilitate and execute the mission successfully.intel chandler platform engineering group provides postsilicon system validation (sv) of various micro-controllers and processors. the system validation process can be broken into three major parts.the type of the device and its application requirements determine which types of testing are performed on the device. the at89c51 provides the following standard features: 4kbytes of flash, 128 bytes of ram, 32 i/o lines, two 16-bittimer/counters, a five vector two-level interrupt architecture,a full duple ser -ial port, on-chip oscillator and clock circuitry.in addition, the at89c51 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. the idle mode stops the cpu while allowing the ram, timer/counters,serial port and interrupt sys -tem to continue functioning. the power-down mode saves the ram contents but freezes the oscil -lator disabling all other chip functions until the next hardware reset. pin configurations block diagram 2 pin description vcc supply voltage. gnd ground. port 0 port 0 is an 8-bit open-drain bi-directional i/o port. as an output port, each pin can sink eight ttl inputs. when 1s are written to port 0 pins, the pins can be used as high impedance inputs. port 0 may also be configured to be the multiplexed low order address/data bus during accesses to external program and data memory. in this mode p0 has internal pullups. port 0 also receives the code bytes during flash programming, and outputs the code bytes during program verification. external pullups are required during program verification. port 1 port 1 is an 8-bit bi-directional i/o port with internal pullups.the port 1 output buffers can sink/so -urce four ttl inputs.when 1s are written to port 1 pins they are pulled high by the internal pullups and can be used as inputs. as inputs, port 1 pins that are externally being pulled low will source current (iil) because of the internal pullups. port 1 also receives the low-order address bytes during flash programming and verification. port 2 port 2 is an 8-bit bi-directional i/o port with internal pullups.the port 2 output buffers can sink/source four ttl inputs.when 1s are written to port 2 pins they are pulled high by the internal pullups and can be used as inputs. as inputs, port 2 pins that are externally being pulled low will source current (iil) because of the internal pullups. port 2 emits the high-order address byte during fetches from external program memory and during accesses to port 2 pins that are externally being pulled low will source current (iil) because of the internal pullups. port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses (movx dptr). in this application, it uses strong internal pull-ups when emitting 1s. during accesses to external data memory that use 8-bit addresses (movx ri), port 2 emits the contents of the p2 special function register. port 2 also receives the high-order address bits and some control signals durin flash programming and verification. port 3 port 3 is an 8-bit bi-directional i/o port with internal pullups.the port 3 output buffers can sink/sou -rce four ttl inputs.when 1s are written to port 3 pins they are pulled high by the internal pullups and can be used as inputs. as inputs,port 3 pins that are externally being pulled low will source current (iil) because of the pullups. port 3 also serves the functions of various special featuresof the at89c51 as listed below: 3 port pin alternate functions p3.0 rxd(serial input port) p3.1 txd (serial output port) p3.2 int0 (external interrupt 0) p3.3 int1 (external interru