EDA技术与数字系统设计PPT教学课件-第2章 常用数字电路的设计方法.ppt

第2章 常用数字电路的设计方法 第2章 常用数字电路的设计方法 2.1 组合逻辑电路设计的一般方法 2.2 时序逻辑电路的设计 第2章 常用数字电路的设计方法 2.1 组合逻辑电路设计的一般方法 所谓逻辑设计，就是根据命题提出的功能来设计逻 辑电路。 组合逻辑设计应按下列步骤进行综合： (1) 将命题的文字描述抽象为真值表； (2) 根据真值表写出逻辑函数表达式，且化简为最简 的“与或”式； 第2章 常用数字电路的设计方法 (3) 根据选定的门电路的类型，将函数转换为所需要 的表达式，并画出逻辑电路图； (4) 按照工程实际要求，对所设计的电路进行综合评 估。 第2章 常用数字电路的设计方法 【例2.1】设计要求：试用“与非”门来设计一个三变 量表决器。 (1) 将命题描述变成真值表。 对任何命题的逻辑功能的描述，可以有文字描述 、真值表描述、卡诺图描述、表达式描述、电路描述 等方式。 第2章 常用数字电路的设计方法 在“三变量表决器”这个逻辑问题中，设字母a、b、 c分别代表参加表决的逻辑变量，设f表示表决结果， 分别对它们赋值如下： a=1表示a赞成，a=0表示a反对； b=1表示b赞成，b=0表示b反对； c=1表示c赞成，c=0表示c反对； f=1表示决议通过，f=0表示决议被否决。 第2章 常用数字电路的设计方法 通过上述变量设置和赋值，把一个命题抽象成逻辑语 言，剩下的问题是弄清楚它所实现的逻辑功能，填写出 正确的真值表。对于本例来讲，它执行的是表决功能， 少数服从多数，多数赞成决议就算通过。例如： abc=011时f=1(b、c赞成，a反对)； abc=101时f=1(a、c赞成，b反对)； abc=111时f=1(a、b、c赞成)。 由此分析可得到表决器的真值表，如表2.1所示。 第2章 常用数字电路的设计方法 表2.1 表决器真值表 序号a b cf 10 0 00 20 0 10 30 1 00 40 1 11 51 0 00 61 0 11 71 1 01 81 1 11 第2章 常用数字电路的设计方法 图2.1 例2.1的逻辑图 第2章 常用数字电路的设计方法 (2) 由真值表写出逻辑函数表达式，并化简为与或 式。 根据表2.1写出规范的“与或”式，然后化简；也可以 直接作出卡诺图，然后再写出最简与或式。表决器的 规范与或式为 用卡诺图化简(此处从略)，其结果为 第2章 常用数字电路的设计方法 (3) 函数转换并画出逻辑图。 根据给定的命题，用“与非门”来设计表决函数，先 将函数二次求反，转换成下式： 直接画出逻辑图，如图2.1所示。 第2章 常用数字电路的设计方法 2.2 时序逻辑电路的设计 按记忆电路的工作特点分类，时序电路可分为同步 时序电路和异步时序电路。 时序电路中的记忆部分通常由若干个触发器组成 ，每个触发器工作时都需要有一个时钟脉冲来控制触 发器状态翻转的时刻。如果所有触发器都在统一的时 钟脉冲下工作，那么这种时序电路就称为同步时序电 路；如果触发器不在统一的时钟脉冲下工作，则称为 异步时序电路。 第2章 常用数字电路的设计方法 异步时序电路在工作时，各个触发器并不都按同一时钟 脉冲在工作，有的触发器以时钟脉冲作为触发信号进 行状态的翻转，有的以其它触发器的状态输出作为触 发信号进行状态的翻转。这样，异步时序电路的分析 和设计相对于同步时序电路来说难度大一些。和同步 时序电路的分析、设计相同，异步时序电路在分析和 设计的时候，要进行组合电路部分和时序电路部分的 分析、设计。其不同之处是在分析和设计时序电路时 ，要进行各个触发器触发脉冲的分析和设计。 第2章 常用数字电路的设计方法 1. 建立原始状态图 建立原始状态图是时序电路设计中最关键的一步， 它将设计命题中的文字描述变成状态图或状态表。建 立原始状态图的过程就是对原始命题的分析过程，只 有对原命题有正确的分析认识，才能建立正确的原始 状态图。有时候，系统设计要求的状态并不明确，建 立时应本着“宁多勿漏”的原则。 第2章 常用数字电路的设计方法 2. 化简原始状态图 在建立原始状态图时，遵守“宁多勿漏”的原则，因此 建立的原始状态图中有可能含有冗余态。为了使设计的 电路最简单，需要对原始状态图进行化简。 3. 分配状态代码 状态分配，也称状态编码，是给化简后的状态表中各 个状态分配二进制代码，以便用实际逻辑器件实现。 第2章 常用数字电路的设计方法 4. 选择触发器类型，确定输出函数及触发器的激励 函数 触发器一般选择jk触发器或d触发器中的一种，来 设计出比较合理的电路，采用组合电路的设计方法来 确定输出函数和激励函数。 5. 画电路图 根据输出函数和各个触发器的激励函数画出逻辑电 路。到这一步已基本完成了时序电路的设计过程，即 从最初的文字或其它形式的逻辑功能描述到具体电路 的实现。 第2章 常用数字电路的设计方法 6. 检查多余态 如果设计的电路中触发器可提供的状态数多于该电 路所需要的状态数，则需要检查电路中多余状态的转 移情况。 第2章 常用数字电路的设计方法 【例2.2】应用d触发器完成给定状态图(见图2.2)的逻 辑功能。 图2.2 例2.2的状态图 第2章 常用数字电路的设计方法 本设计已经给出了原始状态图并确定了触发器的 类型。状态图有四个状态，需两位d触发器y1y0来表 示，它们的输入端分别为d1、d0，先画出状态表，见 表2.2。 因为d触发器的特征方程为qn+1=dn，所以可得如表 2.3所示的d触发器激励表。 第2章 常用数字电路的设计方法 表2.2 例2.2的状态表 第2章 常用数字电路的设计方法 表2.3 d触发器激励表 第2章 常用数字电路的设计方法 根据状态表和选定d触发器激励表，填写d触发器控 制端d1、d0和输出z的卡诺图又称动态卡诺图。它的标 注方法与一般函数卡诺图相同，是以状态表中的现态 、输入作为自变量，对应于每个现态和输入下的次态 按照激励表找到触发器相应之输入(触发器控制端d的 输入值)填入控制函数卡诺图中，可得到图2.3。 第2章 常用数字电路的设计方法 图2.3 例2.2的控制函数卡诺图 第2章 常用数字电路的设计方法 再根据控制函数卡诺图得出相对应的表达式： 最后根据表达式画出电路的逻辑图，如图2.4所示。 第2章 常用数字电路的设计方法 图2.4 例2.2的逻辑图 第2章 常用数字电路的设计方法 【例2.3】设计产生序列信号为11000的移存型序列 信号发生器。 根据设计要求可知，序列信号的序列长度m为5，故 须选三级触发器。每次选三位代码，依次取五次，便 可得到五个独立状态的循环，如图2.5所示。 第2章 常用数字电路的设计方法 图2.5 例2.3的状态循环 第2章 常用数字电路的设计方法 (1) 列出状态表。 设触发器从高位到低位分别用q3、q2、q1表示，根 据上述分析可列出如表2.4所示的状态表。表中q3、q2 、q1的五种二进制代码组合代表了信号发生器五个独 立循环状态，因而表2.4也是该电路的二进制最小化状 态表，其状态图如图2.6所示。 第2章 常用数字电路的设计方法 表2.4 例2.3的最小化状态表 第2章 常用数字电路的设计方法 图2.6 例2.3的状态图 第2章 常用数字电路的设计方法 (2) 选用d触发器，求控制函数。 由于状态图上没有输入x，因此控制函数卡诺图仅 有自变量q3、q2、q1，根据状态表及d触发器激励表 可得卡诺图，见图2.7。由此求出控制函数： d3=q2，d2=q1， (2-1) 第2章 常用数字电路的设计方法 图2.7 移存型信号发生器控制函数卡诺图 (a) d3；(b) d2；(c) d1 第2章 常用数字电路的设计方法 (3) 作逻辑图。 采用与门构成组合逻辑电路，根据式(2-1)可