基于单片机的数字电子秒表设计_毕业设计说明书.doc

信息职业技术学院 毕业设计说明书(论文) 设计题目: 数字电子秒表设计 专 业: 应用电子技术 班 级: 应电 08-2 学 号: 姓 名: 指导教师: 二一年十二月十日 信息职业技术学院毕业设计（论文）任务书 学 生 姓 名 学号 3 班级应电 08-2专业应用电子技术 设计（或论文）题目数字电子秒表 指导教师姓名职 称工作单位及所从事专业联系方式备 注 副教授 设计（论文）内容： 1.运用电子技术知识、技能设计一个数字电子秒表。 2.计时 1 至 99 秒，用数码管显示。 3.有直接置位，复位功能。 4.用按钮开关灵活启动和停止秒表的工作。 5.用 6v 干电池供电（也可以自己设置电源） 。 设计任务： 1.完成电路设计方案的选择并设计电路； 2.整机电路原理分析并正确选择电路元件； 3.绘制整机电路原理图并进行电路仿真或实物制作； 4.撰写较详细的设计说明书。 进度安排： 第 23 周：查找资料，选择参考方案； 第 45 周：确定方案； 第 69 周：查找资料，进行单元电路的设计； 第 1011 周：整机电路整机与分析； 第 1213 周：整理报告，确定初稿； 第 14 周：检查定稿； 第 15 周：答辩。 主要参考文献、资料(写清楚参考文献名称、作者、出版单位)： 1 祝惠芳.徐忠山.脉冲与数字电路.成都:电子科技大学出版社，1999 2 邱寄帆.唐程山.数字电子技术.北京:人民邮电出版社，2005 3 彭军.实用电子技术.北京:科学出版社，2006 4 熊建云.protel99se eda 技术及应用.北京:机械工业出版社，2007 5 康华光.电子技术基础（数字部分）.第四版.北京:高等教育出版社，2000 6 阎石.数字电子技术基础（第四版）.北京:高等教育出版社，1998 审 批 意 见 教研室负责人： 年 月 日 备注：任务书由指导教师填写，一式二份。其中学生一份，指导教师一份。 四川信息职业技术学院毕业设计说明书(论文) 目 录 摘 要 1 第 1 章 绪论 2 第 2 章 方案选择与实施 3 2.1 方案的提出 3 2.2 方案的比较及选择 4 第 3 章 单元电路设计 5 3.1 控制电路 5 3.2 脉冲产生电路 6 3.3 计数译码显示单元 9 3.3.1 计数器电路 9 3.3.2 译码显示电路 .11 第 4 章 整机电路及工作原理 .15 第 5 章 电路仿真与调试 .16 5.1 仿真与调试方法 .16 5.2 仿真结果 .16 5.2.1 99s-00s 秒表减数计数16 5.2.2 00s-99s 秒表加法计数17 5.2.3 9.9s-0.0s 秒表减法计数17 5.2.4 0.0s-9.9s 秒表加法计数19 总 结 .20 参考文献 .21 附录 1 整机原理图22 附录 2 仿真电路23 附录 3 元件明细表24 四川信息职业技术学院毕业设计说明书(论文) 第 0 页 共 24 页 摘 要 本次设计的数字电子秒表以 555 定时器为核心，由多谐振荡电路，计数译码显示 电路，控制电路三大主要模块构成。由 ne555 定时器组成的多谐振荡电路通过控制阻 值产生 10hz，1hz 的脉冲，输入由 74ls192 芯片组成的计数电路。74ls48 组成的译码 电路在数码管 fjs5101 显示器上输出,以上部分组成计数译码显示电路；通过控制电路 实现复位，置数功能，灵活启动停止,电路是采用外接电源来实现的。 在此次设计过程中主要是先分析设计要求，根据提出的设计要求选取合适的芯片， 再用 multisim10 画出电路图，进行仿真。最终完成数字电子秒表的工作。 关键词关键词 ne555 定时器；计数器；控制电路 四川信息职业技术学院毕业设计说明书(论文) 第 1 页 共 24 页 第 1 章 绪论 随着社会的进步，电子技术的飞速发展，数字模拟电子技术、微电子技术也快速 发展使得大量集成芯片出现，其微小的体积和极低的成本，广泛应用于家用电器、仪 器仪表、工业控制单元以及通信产品中，成为现代电子系统中最重要的智能化工具。 同时可以实现很多功能代替原来的模拟电路。这样利用集成芯片和电子电路就可以很 方便的进行设计，其中现在最典型、应用也很多的就是电子产品的设计。电子秒表已 为人们生活中必不可少的一种电子产品，尤其是在现在这个讲究效率的年代，电子秒 表更是在人类生产、生活、学习等多个领域得到广泛的应用。在很多实际生活中，电 子秒表不单是简单的计数，更多的是运用到控制系统中。诸如定时自动报警、按时自 动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设 备、甚至各种定时电气的自动启用等自动化的精确控制中。因此，研究电子秒表及扩 大其应用，有着非常现实的意义。电子秒表的设计方法有很多种，例如可以用专用的 芯片配以显示电路及所需要的外围电路组成电子秒表；也可以用中小规模的集成电路 组成电子秒表；还可以利用单片机来制作电子秒表。这些方法各有特点，其中利用 555 芯片设计的电子秒表电路的具有稳定度好，精度高，电路结构简单，元件芯片市场较 易购买等特点。此次设计选用了 555 芯片设计的实用数字电子秒表。 四川信息职业技术学院毕业设计说明书(论文) 第 2 页 共 24 页 第 2 章 方案选择与实施 2.1 方案的提出 方案一：框图如图 2-1 所示。 图 2-1 方案一系统方框图 方案二：框图如图 2-2 所示。 图 2-2 方案二系统方框图 方案一是由 555 定时器组成的多谐振荡器，通过开关控制，形成两条路线，即其 四川信息职业技术学院毕业设计说明书(论文) 第 3 页 共 24 页 中一条可产生 10hz 脉冲，另一条产生 1hz 脉冲，把脉冲送到计数器，通过计数器计数， 再送入译码器经行译码，最后送入数码管由数码管显示。在数码管的控制小数点的管 脚处加一个开关，当产生时钟脉冲电路产生 1hz 脉冲时，开关断开，不显示小数点。 当时钟脉冲产生 10hz 脉冲时，闭合开关，此时显示小数点，最后实现计数功能。 方案二是由 555 定时器组成的多谐振荡电路产生时钟脉冲，但脉冲的频率已确定 为 10hz,再把脉冲送到计数器和译码器进行计数译码，最后由数码管显示。 2.2 方案的比较及选择 1.相同点 （1）都能实现该数字电子秒表的功能。 （2）都主要由时钟脉冲电路、计数译码显示电路、控制电路三大模块构成。 （3）都通过开关实现复位、清零。 2.不同点 （1）方案一用计数，译码，显示各二片芯片；方案二这三种芯片各用了三片。 （2）方案一时钟脉冲通过开关控制可产生 10hz 脉冲也可产生 1hz 的脉冲；方案 二只可产生 10hz 脉冲。 （3）方案一在小数点管脚处接一个开关，用开关控制小数点的显示与不显示。 3.方案选择： 经过多方面的分析与论证，同时考虑到电路的复杂性，最终选择了方案一。此方 案在实现此次数字电子秒表的基础上，还具有线路简单，避免繁琐，并解决了易出错 的难题。 四川信息职业技术学院毕业设计说明书(论文) 第 4 页 共 24 页 第 3 章 单元电路设计 3.1 控制电路 1.开关 s0 控制加减计数，如图 3-1 所示。 图 3-1 计数开关 当开关 1、4 闭合，2、3 断开时，实现加计数功能；当开关 2、3 闭合，1、4 断开， 实现减计数功能。 2.开关 s1 控制置数、清零，如图 3-2 所示。 图 3-2 置数清零开关 s1 当开关 1 断开 3 闭合时，实现置数功能。当 3 断开时，实现计数器清零复位功能。 四川信息职业技术学院毕业设计说明书(论文) 第 5 页 共 24 页 3.开关 s2 控制产生不同频率脉冲的信号，电路如图 3-3 所示。 图 3-3 脉冲产生开关 s2 当开关 1 断开，3 闭合产生 1hz 脉冲。开关 1 闭合，3 断开产生 10hz 脉冲。 4.开关 s3 控制显示小数点，如图 3-4 所示。 图 3-4 小数点开关 s3 当开关 1 闭合，实现小数点显示。此时可以进行 0.0s-9.9s 的加、减计数。当开 关、1 断开时，实现小数点隐藏。此时可以进行 00-99s 的加、减计数。 3.2 脉冲产生电路 1.由 555 定时器构成的脉冲发生器 本设计采用 555 定时器构成的多谐振荡器产生所需要的时钟脉冲信号。电路如同 四川信息职业技术学院毕业设计说明书(论文) 第 6 页 共 24 页 3-5 所示。 图 3-5 时钟脉冲发生器 2.ne555 时基集成电路 555 并不是一种通用型的集成电路，但是它却可以组成上百种实用 电路，可谓变化无穷，深受人们欢迎。555 时基电路具有以下几个特点： （1）555 时基电路是一种将模拟电路和数字电路巧妙结合在一起的电路。 （2）其电路可采用 4.5-15v 的单独电路，也可以和其他的运算放大器和 ttl 电路 共用电源。 （3）单独的 555 时基电路，可以提供将近 15 分钟的较准确的定时时间。 （4）具有一定的输出功率，最大输出电流达 200ma，也可以直接驱动继电器，小 电动机，指示灯及喇叭。 因此，555 定时器可构成施密特触发器、单稳态触发器和多谐振荡器等。 3.ne555 工作原理及组成 555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡 四川信息职业技术学院毕业设计说明书(论文) 第 7 页 共 24 页 器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应 用于仪器仪表、家用电器、电子测量及自动控制等方面，其管脚排列如图 3-6 所示。 图 3-6 555 定时器引脚排列 555 定时器原理图如图 3-7 所示。定时器内部由比较器、分压电路、触发器及rs 放电三极管等组成。分压电路由三个 5k 的电阻构成，分别给和提供参考电平 1 a 2 a 3 2 和。和的输出端控制触发器状态和放电管开关状态。当输入信号自vcc 3 1 vcc 1 a 2 ars 6 脚输入大于时，触发器复位，3 脚输出为低电平，放电管 t 导通；当输入信号 3 2 vcc 自 2 脚输入并低于时，触发器置位，3 脚输出高电平，放电管截止。 3 1 vcc 图 3-7 555 定时器内部框图 图 3-8 波形图 4 脚是复位端，当 4 脚接入低电平时，则；正常工作时 4 脚接为高电平。0 0 v 5 脚为控制端，平时输入作为比较器的参考电平，当 5 脚外接一个输入电压， 3 2 vcc 四川信息职业技术学院毕业设计说明书(论文) 第 8 页 共 24 页 即改变了比较器的参考电平，从而实现对输出的另一种控制。如果不在 5 脚外加电压 通 四川信息职业技术学院毕业设计说明书(论文) 第 9 页 共 24 页 常接 0.01f 电容到地，起滤波作用，以消除外来的干扰，确保参考电平的稳定。其 工作波形如图 3-8 所示。 综上，可知功能表如下表 3-1 所示： 表 3-1 555 功能表 rest thrtriout 状态td 0xx0 导通 1 3 2 vcc 3 1 vcc 0 导通 1 3 2 vcc 3 1 vcc 1 截止 1 3 2 vcc 3 1 vcc 1 截止 注释：6 脚为 thr,触发器输入端，低电平有效。2 脚为 tri,阀值输入端，高电平 有效。4 脚为 rest，总复位端，低电平有效。7 脚位 dis，放电端。5 脚位 con，控制 端。1 脚接地，8 脚接电源。3 脚位输出端，td 为内部三极管。 3.3 计数译码显示单元 两片十进制加减计数器74ls192，两片74ls48译码器和两片 fjs5101ah 数码管共 同构成构成数字电子秒表的计数译码单元。第一个74ls192计数器接入脉冲，在输出端 qd取得矩形脉冲，作为第二个计数器的时钟输入。计数器接成8421 码十进制形式，其 输出端与实验装置上74ls48译码器的相应输入端连接，译码器的输出端再与数码管相 连，共同构成计数译码显示单元。 3.3.1 计数器电路 由两片74ls192连接构成计数电路。 其连接电路图如图3-9所示。 四川信息职业技术学院毕业设计说明书(论文) 第 10 页 共 24 页 图3-9 计数电路 1.芯片74ls192引脚图 74ls192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能， 其引脚排列及逻辑符号如图3-10所示。 图3-10 74ls192引脚图 图中：为置数端，为加计数端，为减计数端，为非同步进位输出pl u cp d cp utc 端，为非同步借位输出端，p0、p1、p2、p3 为计数器输入端，mr 为清除端， dtc q0、q1、q2、q3 为数据端。 2.芯片74ls192功能图 通过不同的连接方式，74ls192可以实现四种不同的逻辑功能；而且还可借助 mr 对计数器清零，将计数器置数，、实现加减。tcd 用于同步借位输出，即pl d cp u cp 倒计时输出，tcu 用于同步进位输出。74ls192芯片的具体功能如表3-2所示： 四川信息职业技术学院毕业设计说明书(论文) 第 11 页 共 24 页 表3-2 74ls192真值表 输 入输 出 清零 mr 置数 pl cpdcpupdpcpbpaqdqcqbqa 功 能 1xxx00000000 清零 00xxdcbadcba 置数 011xxxxxxxx 加法 011xxxxxxxx 减法 3.3.2 译码显示电路 译码器74ls48和数码管相连，构成的计数译码显示电路如图3-11所示。 f 9 g 10 e 1 d 2 k 3 c 4 dp 5 b 6 a 7 k 8 ds23 dpy blue-cc bi/rbo 4 rbi 5 lt 3 a0 7 a1 1 a2 2 a3 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 vcc 16 gnd 8 u13 sn74ls248d vcc 图3-11 数码管与译码管连接图 1.显示译码器74ls48简介 （1）74ls48引脚图 图3-12 74ls48引脚图 （2）74ls48引脚功能表 四川信息职业技术学院毕业设计说明书(论文) 第 12 页 共 24 页 74ls48芯片中为译码器的输入端,为输出端,/为灭灯输入/ dcba,ga birbo 灭零输出端，为灭零输入端,为试灯输入端，它们是为了便于使用而设置的控rbilt 制信号，管脚排列如图3-12所示。只要灭灯输入信号（/）和试灯输入信号（birbo ）为高电平（/也可悬空，下同） ，就可对输入为十进制数115的二进制ltbirbo 码（00011111）进行译码。如果、和/均为高电平，则译码器对输ltrbibirbo 入十进制数0的二进制码（0000）进行译码。当灭灯输入（)直接接低电平时，不管bi 其他各输入端为何状态，各段输出 ag 均为低电平，数码管所有发光段均熄灭。当灭 零输入（）和输入端为低电平，而灯测试输入（）为高电平时，所有rbi dcba, lt 各段输出 ag 均为低电平，使数码管全灭，不显示0字形，同时灭零输出（）变rbo 为低电平（响应条件） ，用以指示译码器正处于灭零状态。当灯测试输入（）加入lt 低电平，并且/端为开路或保持高电平时，所有各段输出均为高电平，数birbo ga 码管显示数字“8” 。利用这一功能可用来检查 74ls48 和数码管七个发光段的好坏。 其功能表如表3-3所示。 表3-3 74ls48功能表 输 入输 出 十进制 或功能 ltrbiabcd /bi rbo abcdefg 011000011111110 11000110110000 21001011101101 31001111111001 41010010110011 51010111011011 61011010011111 71011111110000 81100011111111 91100111110011 101101010001101 111101110011001 121110010100011 131110111001011 四川信息职业技术学院毕业设计说明书(论文) 第 13 页 共 24 页 141111010001111 15111110000000 灭灯 bi 00000000 灭零 rbi 10000000000000 试灯 lt 011111111 2.七段数码管简介 （1）七段显示数码管引脚 图3-13 数码管引脚图 7段数码管又分共阴和共阳两种显示方式。如图3-13是共阴数码管。如果把7段数 码管的每一段都等效成发光二极管的正负两个极，那共阴就是把这7个发光二 abcdefg 极管的负极连接在一起并接地；它们的7个正极接到7段译码驱动电路74ls48的相对应 的驱动端上（也是）！此时若显示数字1，那么译码驱动电路输出段为高电 abcdefg bc 平，其他段扫描输出端为低电平，以此类推。如果7段数码管是共阳显示电路，那就需 要选用74ls47译码驱动集成电路。本设计采用与共阴极数码管与74ls48相匹配。 （2）真值表 fjs5101ah 由七条线段围成8型，每一段包括一个发光二极管。外加正向电压时二 极管导通，发出清晰的光。只要按规律控制各发光段的亮灭，就可以显示各种字形或 字符号。比如，当输入8421码 dcba=0100时，应显示4，即要求同时点亮段， gfcb, 熄灭段，故数码管输入应为 ab=0110011。具体工作如表3-4所示。 eda, 四川信息职业技术学院毕业设计说明书(论文) 第 14 页 共 24 页 表3-4 七段译码器真值表 输 入输 出 lebilidcbaabcdefg 显示 xx0xxxx11111118 x01xxxx0000000 消隐 011000011111100 011000101100001 011001011011012 011001111110013 011010001100114 011010110110115 011011000111116 011011111100007 011100011111118 011100111100119 01110100000000 消隐 01110110000000 消隐 01111000000000 消隐 01111010000000 消隐 01111100000000 消隐 0111111000000 消隐 111xxxx 锁 存锁存 按照数码管真值表的电平输入，就可以得到所要显示的数值。 四川信息职业技术学院毕业设计说明书(论文) 第 15 页 共 24 页 第 4 章 整机电路及工作原理 已知数字电子秒表的整机电路原理图如附录一所示。其工作原理如下： 当电路接通时，键盘开关 s1 中开关 1 为置数端，开关 3 为清 0 端。首先闭合键盘 开关 s1 的 3 开关，断开 1 开关，再闭合 s0 键盘开关中的 1、4 开关，断开 2、3 开关。 在 s2 中闭合 1 开关断开 3 开关，555 定时器构成的多谐振荡器开始工作由 r12、r13、rw、c455决定了它的 3 脚输出为秒脉冲，数码管开始加 0099s 的加法计数， 且同秒表同步。 先闭合键盘开关 s1 中的 3 开关，断开 1 开关，再闭合键盘开关 s0 的 2、3 开关， 断开 1、4 开关。s2 中闭合 1 开关断开 3 开关，555 定时器构成的多谐振荡器 3 脚输出 为秒脉冲，数码管开始加 9900s 的减法计数，且同秒表同步。 先闭合 s1 中的 3 开关，断开 1 开关，再闭合 s0 键盘的 1、4 开关，断开 2、3 开 关。对开关 s2 中闭合 3 开关断开 1 开关。开关 s3 的 3 开关闭合，555 定时器构成的多 谐振荡器 3 脚输出为 0.1s 的秒脉冲，数码管开始加 0.09.9s 的加法计数，且同秒表 同步。 先闭合 s1 的 3 开关，断开 1 开关，再闭合键盘开关 s0 的 1、4 开关，断开 2、3 开关。s2 中闭合 1 开关断开 3 开关，s3 的 1 开关闭合，555 定时器构成的多谐振荡器 3 脚输出为 0.1 秒脉冲，数码管开始加 9.90.0 的减法计数，且同秒表同步。 四川信息职业技术学院毕业设计说明书(论文) 第 16 页 共 24 页 第 5 章 电路仿真与调试 5.1 仿真与调试方法 本次设计中，调试是一个重大的过程。本毕业设计方案的调试包括仿真和调试。 在设计电子秒表的过程中，利用 multisim10 软件进行仿真。仿真调试时先分模块 进行。操作过程中，应从电源开始调试。电源是整个设计首先要解决的问题，主要是 看电源电路的输入输出是否正常，是否是+6v，当电压的波动较大时，要看整流电路是 否正确，否则电压过大电路可能仿真效果不明确。 时基电路产生脉冲的调试。555 定时器是否产生所需的 10hz 或 1hz 频率脉冲，关 系到电子秒表的精确度，所以此部分的设计很关键。 计数部分与译码电路的调试。74ls192 加减计数器通过 74ls48 译码器译码后转向 共阴数码管段码，然后显示。 控制电路的调试。这部分的调试工作有两方面，第一是要调试启动、停止按钮是 否能实现，第二要调试 74ls192 能否正常受开关控制，要达到复位，置位功能。 各单元电路测试正常后，按总图把几个单元电路连接起来，进行电子秒表的总体 测试。先按一下停止按钮，此时电子秒表不工作，再按一下启动按钮，则计数器清零 后便开始计时，观察数码管显示计数情况是否正常，如不需要计时或暂停计时，按一 下停止按钮，计时立即停止，数码管保留所计时之值。 5.2 仿真结果 此次设计的数字电子秒表共有 17 个元器件组成。通过多方面的调试，最终实现了 理想功能。不仅实现了设计要求的基本功能包括数码管能够显示 1s-99s 加、减的计数， 有直接置位，复位功能，还能灵活启动停止。同时也完成了拓展功能，不仅能够实现 倒计时功能，还能显示 0.1s-9.9s 的加、减计数。 5.2.1 99s-00s 秒表减数计数 如图 5-1 所示，电路实现 99s-00s 秒表减数计数,先 s1 的闭合 3 开关，断开 1 开 关，在闭合 s0 键盘的 2、3 开关，断开 1、4 开关。s2 闭合 1 开关断开 3 开关，555 定 四川信息职业技术学院毕业设计说明书(论文) 第 17 页 共 24 页 时器构成的多谐振荡器 3 脚输出为秒脉冲，数码管开始加 99s00s 的减法计数，且同 秒表同步。 u3 74ls248d a 7 b 1 c 2 d 6 oa 13 od 10 oe 9 of 15 oc 11 ob 12 og 14 lt 3 rbi 5 bi/rbo 4 u4 74ls248d a 7 b 1 c 2 d 6 oa 13 od 10 oe 9 of 15 oc 11 ob 12 og 14 lt 3 rbi 5 bi/rbo 4 u5 74ls192d a 15 b 1 c 10 d 9 up 5 qa 3 qb 2 qc 6 qd 7 down 4 load 11 bo 13 co 12 clr 14 u6 74ls192d a 15 b 1 c 10 d 9 up 5 qa 3 qb 2 qc 6 qd 7 down 4 load 11 bo 13 co 12 clr 14 u7 lmc555cm gnd 1 dis 7 out 3 rst 4 vcc 8 thr 6 con 5 tri 2 s4s3 123478910 11 12 13 14 vcc 5v 16 17 18 19 vcc 5v 20 21 22 23 r1 10k r2 10k 50% r4 key = a 32k r5 180k r9 3.9k vcc 5v 26 27 28 vcc 5v vcc 5v r6 10k vcc 32 c2 10nf c4 23nf ic=10v 37 36 vcc 65 15 u1 a b c d e f g ck h u2 a b c d e f g ck h r10 10k 30vcc vcc s1 s2 24 25 3334 35 29 gnd gnd 0 0 31 0 vcc 值值2,值值1 v: 5.00 v v(值-值): 5.00 v v(值值值): 3.57 v v(值值): 2.55 v i: 0 a i(值-值): 0 a i(值值值): 0 a i(值值): 0 a 值值: 155 hz 图 5-1 99s-00s 秒表减数计数 5.2.2 00s-99s 秒表加法计数 如图 5-1 所示，电路实现 00s-99s 秒表加法计数。当电路接通时，键盘开关 s1， 开关 1 为置数端，开关 3 为清 0 端。先 s1 的闭合 3 开关，断开 1 开关，在闭合 s0 键 盘的 1、4 开关，断开 2、3 开关。s2 闭合 1 开关断开 3 开关，555 定时器构成的多谐 振荡器开始工作由 r12、r13、rw、c455 决定了它的 3 脚输出为秒脉冲，数码管开始加 0s99s 的加法计数，且同秒表同步。 5.2.3 9.9s-0.0s 秒表减法计数 先 s1 的闭合 3 开关，断开 1 开关，在闭合 s0 键盘的 1、4 开关，断开 2、3 开关。 s2 闭合 1 开关断开 3 开关，s3 的 1 开关闭合，555 定时器构成的多谐振荡器 3 脚输出 为 0.1 秒脉冲，led 开始加 9.9s0.0s 的减法计数。且同秒表同步。 四川信息职业技术学院毕业设计说明书(论文) 第 18 页 共 24 页 u3 74ls248d a 7 b 1 c 2 d 6 oa 13 od 10 oe 9 of 15 oc 11 ob 12 og 14 lt 3 rbi 5 bi/rbo 4 u4 74ls248d a 7 b 1 c 2 d 6 oa 13 od 10 oe 9 of 15 oc 11 ob 12 og 14 lt 3 rbi 5 bi/rbo 4 u5 74ls192d a 15 b 1 c 10 d 9 up 5 qa 3 qb 2 qc 6 qd 7 down 4 load 11 bo 13 co 12 clr 14 u6 74ls192d a 15 b 1 c 10 d 9 up 5 qa 3 qb 2 qc 6 qd 7 down 4 load 11 bo 13 co 12 clr 14 u7 lmc555cm gnd 1 dis 7 out 3 rst 4 vcc 8 thr 6 con 5 tri 2 s4s3 123478910 11 12 13 14 vcc 5v 16 17 18 19 vcc 5v 20 21 22 23 r1 10k r2 10k 50% r4 key = a 32k r5 180k r9 3.9k vcc 5v 26 27 28 vcc 5v vcc 5v r6 10k vcc 32 c2 10nf c4 23nf ic=10v 37 36 vcc 65 15 u1 a b c d e f g ck h u2 a b c d e f g ck h r10 10k 30vcc vcc s1 s2 24 25 3334 35 29 gnd gnd 0 0 31 0 vcc 值值2,值值1 v: 5.00 v v(值-值): 5.00 v v(值值值): 3.57 v v(值值): 2.55 v i: 0 a i(值-值): 0 a i(值值值): 0 a i(值值): 0 a 值值: 155 hz 图 5-2 00s-99s 秒表加法计数 u3 74ls248d a 7 b 1 c 2 d 6 oa 13 od 10 oe 9 of 15 oc 11 ob 12 og 14 lt 3 rbi 5 bi/rbo 4 u4 74ls248d a 7 b 1 c 2 d 6 oa 13 od 10 oe 9 of 15 oc 11 ob 12 og 14 lt 3 rbi 5 bi/rbo 4 u5 74ls192d a 15 b 1 c 10 d 9 up 5 qa 3 qb 2 qc 6 qd 7 down 4 load 11 bo 13 co 12 clr 14 u6 74ls192d a 15 b 1 c 10 d 9 up 5 qa 3 qb 2 qc 6 qd 7 down 4 load 11 bo 13 co 12 clr 14 u7 lmc555cm gnd 1 dis 7 out 3 rst 4 vcc 8 thr 6 con 5 tri 2 s4s3 123478910 11 12 13 14 vcc 5v 16 17 18 19 vcc 5v 20 21 22 23 r1 10k r2 10k 50% r4 key = a 32k r5 180k r9 3.9k vcc 5v 26 27 28 vcc 5v vcc 5v r6 10k vcc 32 c2 10nf c4 23nf ic=10v 37 36 vcc 65 15 u1 a b c d e f g ck h u2 a b c d e f g ck h r10 10k 30vcc vcc s1 s2 24 25 3334 35 29 gnd gnd 0 0 31 0 vcc 值值2,值值1 v: 5.00 v v(值-值): 5.00 v v(值值值): 3.86 v v(值值): 2.98 v i: 0 a i(值-值): 0 a i(值值值): 0 a i(值值): 0 a 值值: 1.23 khz 图 5-3 0.0s-9.9s 秒表减法计数 四川信息职业技术学院毕业设计说明书(论文) 第 19 页 共 24 页 5.2.4 0.0s-9.9s 秒表加法计数 先 s1 的闭合 3 开关，断开 1 开关，在闭合 s0 键盘的 1、4 开关，断开 2、3 开关。 s2 闭合 3 开关断开 1 开关，s3 的 3 开关闭合，555 定时器构成的多谐振荡器 3 脚输出 为 0.1 秒脉冲，led 开始加 0.09.9 的加法计数。且同秒表同步。 u3 74ls248d a 7 b 1 c 2 d 6 oa 13 od 10 oe 9 of 15 oc 11 ob 12 og 14 lt 3 rbi 5 bi/rbo 4 u4 74ls248d a 7 b 1 c 2 d 6 oa 13 od 10 oe 9 of 15 oc 11 ob 12 og 14 lt 3 rbi 5 bi/rbo 4 u5 74ls192d a 15 b 1 c 10 d 9 up 5 qa 3 qb 2 qc 6 qd 7 down 4 load 11 bo 13 co 12 clr 14 u6 74ls192d a 15 b 1 c 10 d 9 up 5 qa 3 qb 2 qc 6 qd 7 down 4 load 11 bo 13 co 12 clr 14 u7 lmc555cm gnd 1 dis 7 out 3 rst 4 vcc 8 thr 6 con 5 tri 2 s4s3 123478910 11 12 13 14 vcc 5v 16 17 18 19 vcc 5v 20 21 22 23 r1 10k r2 10k 50% r4 key = a 32k r5 180k r9 3.9k vcc 5v 26 27 28 vcc 5v vcc 5v r6 10k vcc 32 c2 10nf c4 23nf ic=10v 37 36 vcc 65 15 u1 a b c d e f g ck h u2 a b c d e f g ck h r10 10k 30vcc vcc s1 s2 24 25 3334 35 29 gnd gnd 0 0 31 0 vcc 值值2,值值1 v: 4.87 v v(值-值): 5.00 v v(值值值): 3.86 v v(值值): 2.98 v i: 0 a i(值-值): 0 a i(值值值): 0 a i(值值): 0 a 值值: 1.23 khz 图 5-4 0.0s-9.9s 秒表加法计数 四川信息职业技术学院毕业设计说明书(论文) 第 20 页 共 24 页 总 结 我在此次毕业设计先开始确定基本思路，然后查阅了大量资料，确定主要元件， 也就是各种芯片。然后设计出电路图，采用 5