数字钟论文(1)电子技术综合设计 毕业设计.doc

中国矿业大学徐海学院电子技术综合设计姓 名： 李 昕 学 号： 22060669 专 业： 理工提高06-2（信息工程） 题 目： 简易数字钟 专 题： 电子技术综合设计 指导教师： 毕文艳 设计地点： 电工电子实验室 时 间： 年 月 电子技术综合设计任务书学生姓名 李昕 专业年级 理工提高06-2 学号 22060669 设计日期：2008年 月 日 至 2008年 月 日设计题目： 电子技术综合设计设计专题题目：简易数字钟设计主要内容和要求：1. 主要内容： 用 cc4518双四位bcd同步加计数器设计60秒、60分、24小时归0的计数电路； 用cc4511 七段译码驱动/锁存器及lg5011ah共阴数码管设计译码及显示电路（数码管需加限流电阻）； 用脉冲开关设计校准功能； 用32768hz晶振构成秒脉冲信号发生器，（32768hz脉冲需经过cd4060的14级分频得到2hz脉冲，再经过cd4040的2分频得到秒脉冲。2. 整体电路原理图60秒（60分）及24小时-计数、译码、显示（4路）用8k复印纸手工画 3. ewb仿真图60秒、60分、24小时-计数、译码、显示（6路）计算机打印4. 设计原理图用protel99设计原理图并打印。5. 设计pcb版图用protel99设计pcb板并打印。6. 功能扩展要求设计：整点报时功能 12小时归1计数电路指导教师签字：摘 要在当代繁忙的工作与生活中，时间与我们每一个人都有非常密切的关系，每个人都受到时间的影响。为了更好的利用我们自己的时间，我们必须对时间有一个度量，因此产生了钟表。数字钟以其显示时间的直观性、走时准确性已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧院、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。钟表的发展是非常迅速的，从刚开始的机械式钟表到现在普遍用到的数字式钟表，即使现在钟表千奇百怪，但是它们都有一种基本功能计时功能，只是工作原理不同而已。作为一种计时工具，数字钟的基本组成部分离不开计数器，在控制逻辑电路的控制下完成预定的各项功能。关键词：数字钟，计数，译码，显示，石英晶振，555定时器， rs触发器，数据选择器目 录1 系统概述11.1系统设计思路11.2 设计方案与论证.11.2.1总体方案框图11.2.2原理示意图.11.2.3元件选择12 硬件电路设计.32.1 硬件电路组成框图.32.2 各部分硬件电路设计 32.2.1译码/显示模块电路.32.2.2计数模块电路 52.2.3年、月、日、星期计数电路(扩展) 72.2.4校准模块电路 82.2.5脉冲模块电路.82.2.6整点报时模块电路（扩展）102.2.7闹钟电路(扩展) .113 系统调试.133.1调试步棸133.2 ewb仿真过程中遇到的问题及解决办法.133.2.1遇到的问题.133.2.2现象分析及排除方法.133.3 protel仿真过程中遇到的问题及解决办法.133.3.1元件问题.133.3.2封装问题.134 焊接.144.1 核查.144.2 焊接步骤.144.3 说明及注意事项.145 结束语.156 参考资料.166.1 参考文献.166.2 参考网站.167 附录. 177.1 附录一：设计原理图177.2 附录二：ewb仿真图.187.2.1 时、分、秒设计仿真电路7.2.2 年、月、日设计仿真电路7.2.3 数字钟完整设计仿真图7.3 附录三：protel仿真图.197.4 附录四：pcb设计版图.207.5 附录五：焊接元件清单21 徐海学院06届电子综合设计报告 第1页1 系统概述1.1系统设计思路数字钟实际上是一个对标准频率进行计数的计数电路。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，同时标准的1hz时间信号必须做到准确稳定，通常使用石英晶体振荡器电路构成数字钟。一个基本的数字钟主要由译码显示器，时、分、秒计数器，校时电路，报时电路和信号发生脉冲电路组成。分、秒计数器均采用60进制计数，每累计60发出一个脉冲信号，该信号将被送到下一级计数器。时计数器采用24进制计数；译码显示电路将时、分、秒计数器的输出状态经七段显示译码器译码，通过六位led七段显示器显示出来。1.2设计方案与论证1.2.1总体方案框图图1.1是根据设计要求给出的总体设计方案框图（软仿真详见附录二）。图1.1 总体设计方案框图1.2.2原理示意图根据总体方案框图制定出了基本原理图，详见附录一。1.2.3元件选择一、时、分、秒电路的元件选择： 徐海学院06届电子综合设计报告 第2页 计数电路：由于时、分、秒计数电路电路的计数初值都为零，所以可采用不预置初值的计数器cc4518，构成60进制或24进制计数电路，然后进行级联组成秒、分、小时计数； 译码电路：由于七段数码管为bcd编码，所以我们采用bcd7 段锁存译码驱动器cc4511组成译码电路； 显示电路：采用七段共阴极数码管，每个显示模块由两个数码管组成； 校准电路：由于每个机械开关具有抖动现象，所以我们采用rs 基本触发器及单刀双掷开关来组成校准电路, 每搬动一次开关产生一个计数脉冲, 实现校时功能； 信号发生脉冲电路：利用cd4060和32768的晶振构成32768hz的信号发生器，然后经过cd4060的14级分频分出2hz，再经过cd4040的2分频分出1hz秒脉冲。二、年、月、日电路元件的选择（扩展）： 计数/译码电路：由于年、月、日计数电路的计数初值不为零，所以选用可预置初值的计数器74160，构成年、月、日计数电路； 数据选择电路：由于大、小月以及2月的天数不同，所以要对设计的不同的日计数电路进行选择输出，采用7415016选1数据选择器。 显示/译码电路、校准电路和信号发生脉冲电路与时、分、秒电路相同。 徐海学院06届电子综合设计报告 第3页2 硬件电路设计2.1硬件电路组成框图根据ewb仿真图以及各模块电路具体设计，进行了protel仿真，详见附录三。2.2 各部分硬件电路设计2.2.1译码/显示模块电路译码/显示模块原理图如图2.1所示图2.1 译码/显示电路原理图 采用共阴极数码管，数码管的af管脚需接限流电阻，以防电流过大烧坏数码管； 限流电阻计算：数码管的工作电压为u（手册数据），工作电流为i（手册数据），译码器输出的高电平uag，则限流电阻上的电压应为uu，电阻阻值： r（uagu）/ i cc4511：7段锁存/译码/驱动器，管脚图，如图2.2所示： 徐海学院06届电子综合设计报告 第4页图2.2 cc4511管脚图cc4511功能表：显示输 入输 出lebiltdcbaabcdefg001100001111110101100010110000201100101101101301100111111011401101000110011501101011011011601101100011111701101111110000801110001111111901110011110011消隐01 1101000000001111消隐010000000锁存111锁存灯测试01111111cc4511功能说明： 灯测试功能：lt可检查七段显示器各字段是否能正常发光。当lt = 0时，不论q0q3状态如何，七段全部显示，以检查各字段的好坏； 消隐功能： 当bi=0时，输出ab都为低电平，各字段熄灭； 数码显示： 当bi=1 lt=1 le=0，译码器工作，当3210端输入8421bcd码时，译码器对应的输出端输出高电平1，数码显示相应的数字； 锁存：在le从“0”转换到“1”时，输出显示由输入的bcd码决定。 徐海学院06届电子综合设计报告 第5页2.2.2计数模块电路计数模块是数字中必不可少非常重要的一部分。时、分、秒分别为24、60、60进制的计数。计数电路的设计可采用异步反馈置零法，先按二进制计数级联起来构成计数器，当计数状态达到所需要的模值后，经门电路译码、反馈，产生复位脉冲，将计数器清零，然后重新开始下一个循环。本次设计，译码电路采用的芯片是cc4518。一、cc4518简介：cc4518：双bcd同步加法计数器，管脚图如图2.3所示：图2.3 cc4518管脚图cc4518功能表：cl (cp0)en (cp1)r功 能10加计数00加计数0不 变0不 变00不 变10不 变1q3q0=0cc4518计数状态：cp0123456789q4q10000000100100011010001010110011110001001二、60/24进制计数电路：60进制电路：60进制电路，十位为六进制计数，个位为十进制计数。六十进制计数用反馈归零法设计，六进制计数的反馈方法是当cp输入第六个脉冲时，输入 徐海学院06届电子综合设计报告 第6页状态为：q3 q2 q1 q0=0110，用与门将q2 q1取出，送到计数器清零端，使计数器归零，从而实现60进制计数。原理图如图2.4所示：图2.4 60进制计数电路24进制电路：24进制计数是当个位计数状态为：q3 q2 q1 q0=0100，十位计数状态为：q3 q2 q1 q0=0010时，通过把个位q2和十位q1相与后的信号送到个位和十位计数器的清零端，使计数器清零，从而实现24进制计数。原理图如图2.5所示：图2.5 24进制计数电路 由于市场上没有单独的与门，所以可以根据与门的逻辑原理，采用用二极管和电阻组成一个与门电路，如图2.6所示： 徐海学院06届电子综合设计报告 第7页图2.6 与门原理电路 也可使用74ls08（四2输入与门）芯片，逻辑公式为：y=ab。管脚图如图2.7所示：图2.7 74ls08管脚图2.2.3年、月、日、星期计数电路(扩展)当看时间时，我们有时也想知道：现在是几月几号？这时我们就需要添加一个年、月、日计数电路。年计数电路为一个累加计数电路，每当月计数满12时，计数电路便自动加一。月计数电路为一个12归1计数电路，每满12自动置1重新计数。日计数电路分为三种情况：31归1（大月），30归1（小月），28归1（2月），分别设计三种计数情况的电路，然后利用数据选择器与其相连，根据不同要求选择不同的日计数电路。一、 芯片简介： 74160：ttl可预置bcd异步清除计数器，管脚图如图2.8所示：图2.8 74160管脚图 徐海学院06届电子综合设计报告 第8页74160功能表：74160的预置是同步的。当置入控制器为低电平时，在cp上升沿作用下，输出端qaqd与数据输入端a-b一致。74160的计数是同步的，是靠cp同时加在四个触发器上而实现的。当enp、ent均为高电平时，在cp上升沿作用下qaqb同时变化，从而消除了异步计数器中出现的计数尖峰。74160有超前进位功能。当计数溢出时，进位输出端rco输出一个高电平脉冲，可将该输出脉冲接入高位的enp、ent，使高位开始计数。74160是异步清零的。当清零端为低电平时，不管时钟端cp状态如何，都可完成清除功能。 74150：ttl16选1数据选择/多路开关，管脚图如图2.9所示：图2.9 74ls150管脚图74150为反码输出的16选1数据选择器。数据选择端（abcd）按二进制译码，从16个数据（e0 e15）中选取1个所需输出的数据。只有在选通端s为低电平时才可选择数据。w、d为输出端，输出端w为反码数据。74150功能表： 徐海学院06届电子综合设计报告 第9页二、计数电路设计： 由于月计数电路与日计数电路原理相同，所以现以月计数电路（12归1）为例，简述电路原理。12归1电路如图2.10所示：图2.10 12归1计数电路该电路的设计方法采用的是反馈置数法，利用ab端给个位设置计数初值为0001，由于74160为十进制计数器，所以当个位计数到9时会产生溢 徐海学院06届电子综合设计报告 第10页出，此时rco端输出由0变为1，将rco端产生的信号送到十位的enp和ent端，使十位开始计数。当输出为：0001 0010时，将1取出经与非门送入置数端，使计数器置1，从而实现12归1。由于日计数电路有三种情况，所以我们可以设计三组上述类似计数电路，也可以用一个计数电路分别显示三种不同情况，如图2.11所示： 对于星期计数电路的设计，采用两次置数法，即设置计数初值为0001(1)，当计数到6是，计数器置为1000(8)表示星期日，然后再将qd端取反送到置数端再次置数为0001。设计电路如图2.11所示：图2.11 星期计数电路 年计数电路是一个累加计数电路，可根据设计要求设计初始年份，每接受一次月计数电路送来的脉冲就记一次数，设计原理与月计数电路相似，只是当开始计数后，年计数电路不再置数，即没有反馈信号，在此就不再赘述。三、根据各部分设计原理，进行了年、月、日电路的仿真，详见附录二7.2.1年、月、日设计仿真电路。2.2.4校准模块电路当数字钟接通电源或者计时发现误差时, 均需要校正时间。（以分、秒电路为例）可在分、秒电路之间加一个或门，实现校时功能。电路如图2.9所示：图2.12 或门校准电路 徐海学院06届电子综合设计报告 第11页 也可采用rs触发器。由于每个机械开关具有抖动现象, 因此用rs 触发器作为去抖电路。采用rs 基本触发器及单刀双掷开关, 闸刀常闭于2 点, 每搬动一次产生一个计数脉冲, 实现校时功能。电路如图2.10所示：图2.13 rs触发器校准电路2.2.5脉冲模块电路当数字钟工作时，需要在秒电路模块加一个信号发生脉冲电路，频率为1hz。本次设计，脉冲电路采用的芯片是cd4046和cd4060。一、 芯片简介： cd4060：是一个十四级二分频器，它所产生的信号频率为30720hz，经九级两二分频后，得到一个60hz的脉冲信号。图2.11为cd4060的管脚图。图2.14 cd4060管脚图 cd4040：cc4040是12位二进制串行计数器。所有的计数器为主从触发器。计数器在时钟下降沿进行计数。cr为高电平时，对计数器进行清零。由于在时钟输入端使用施密特触发器，对脉冲上升和下降时间无限制，所有输入和输出均经过缓冲。图2.12为cd4040的管脚图。 徐海学院06届电子综合设计报告 第12页图2.15 cd4040管脚图二、 脉冲电路设计：图2.16 脉冲电路设计图图2.16是产生秒脉冲的电路原理图。选用 32768hz的石英晶体，r = 10m，cs 范围为 050pf，cd4060 是 14 位的计数器。cd4060和32768的晶振构成32768hz的信号发生器，然后经过cd4060的14级分频分出2hz，再经过cd4040的2分频分出1hz的秒脉冲。电路如图2.14所示：图2.17 脉冲电路原理图 徐海学院06届电子综合设计报告 第13页2.2.6整点报时模块电路（扩展）完成上述四部分，一个简易数字钟的设计就基本完成了，但是随着人们生活节奏日益加快，对于时间的要求也越来越高，适当的时间提醒对于人们的日常工作是有些帮助的。所以，如果希望这个数字钟更加完整，还可以添加一个整点报时电路。一、 整点报时电路原理图如图2.18所示：图2.18 整点报时电路欲给led数字钟加整点报时功能，必须从数字钟内取出整点时的控制信号。利用数码管由59分钟到整点00分钟进位时刻的b段电位变化（01）作为整点报时的控制信号。引出正跳变脉冲经r1限流加到光电耦合器ic1的初级侧，发光管发光，其对侧的光敏三极管受光照将光信号转化为电信号，并经vt1放大后加至vt2，使vt2饱和导通，为ic2提供了低电平触发信号。ic2采用时基电路555，它与r4、c2等组成单稳态触发器。平时，vt2截止，555的2脚由于r2的相位作用，为高电位（vdd），使555处于复位状态。在整点时刻，vt2饱和导通，555的2脚呈低电位（约0.03v），使555翻转置位，3脚输出的高电位为led和ic3提供了工作电压。单稳态保持高电平时间，即单稳态暂稳时间为：td=1.1r4c2图示参数是按ic3语言报时所需的时间设计的，为24秒。在ic2输出高跳变电平时，经c4微分加至ic3的触发端（trig），使ic3发出报时乐曲；同时，发光管led发光显示整点。ic3采用语言报时集成电路kd-482h，内存有整点报时语句。它采用电平、边沿触发方式，每触发一次则按序发出现时的时间：“现在是上午（下午或晚上点整）”。它的典型工作电压为3v。电路中将ic2的输出（约5.6v）经r6、dw稳压后，分出3v供kd-482h作为工作电压。r7为芯片内振荡器需外接的震荡电阻，调此电阻，可改变语言的音调。在元器件选用上，本电路无特殊要求。vt1vt3的hie不宜小于30； 徐海学院06届电子综合设计报告 第14页ic1可选用晶体管型光电耦合器，入4n254n28，或til117、mct2等。二、555集成定时器简介555集成定时器是模拟功能和数字逻辑功能相结合的一种双极型中规模集成器件。外加电阻、电容可以组成性能稳定而精确的多谐振荡器、单稳电路、施密特触发器等。图2.19为555电路引脚图与结构。图2.19 555电路引脚图与结构555芯片功能表触发阈值复位放电端输出h导通lh原状态h截止hl导通l2.2.7闹钟电路(扩展)整点报时只能每小时提醒我们一次时间，如果需要数字钟在特定的某个时间提醒我们，例如：每天早上提醒我们几点起床。这时候我们就要用到闹钟电路(定时电路)。图2.20为闹钟电路： 徐海学院06届电子综合设计报告 第15页图2.20 闹钟电路该电路的定时范围从1分钟到24小时，延时范围为1秒2小时，可用于定时蜂鸣器的自动开启和关闭，预置时间到，自动关闭或者开启。用户可通过调制电子表来定时。若定时范围在12小时之内，预置时间（“a”显示）为12；大于12小时，预置时间（“p”显示）为24。 徐海学院06届电子综合设计报告 第16页3 系统调试调试过程中，我们要用所学的电路原理来解释调试出来的结果，弄懂元件的功能，才能了解其所起到的作用，弄懂信号是如何输入和输出的。3.1调试步棸(1) 用示波器检测石英晶振的输出信号波形和频率, 输出频率应为32768hz。(2) 将32768hz 信号送入分频器, 用示波器检查各级分频器的输出频率是否符合要求。(3) 将1hz 秒脉冲分别送入时、分、秒计数器, 检查各组计数器的工作情况。(4) 观察校时电路的功能是否满足要求。(5) 当分频器和计数器调试正常后, 观察数字钟是否准确、正常地工作。3.2 ewb仿真过程中遇到的问题及解决办法3.2.1遇到的问题在电路连接完成后，运行时显示电路不能从“00-00-00”开始显示，而是从“11-11-11”开始显示。3.2.2现象分析及排除方法我们大多使用的是破解版的ewb，所以总会有些差错。出现上述现象如果检查电路在逻辑上没有问题，则为软件的问题。换一个版本的ewb可以消除这个现象。3.3 protel仿真过程中遇到的问题及解决办法3.3.1元件问题现象：protel 99se中没有所要求的数码管元件解决方法：documents 右键new schematic library document 双击打开，并在十字中心开始创建自己的数码管元件，创建好后 tools rename 保存 place 便可跳转到原理图放置已创建好的数码管元件3.3.2封装问题现象：有些封装在protel 99se中找不到解决方法：documents 右键new pcb library document 双击打开，并在十字中心开始创建自己的封装，创建好后 tools rename(重新命的名要与原理图中给对应原件的封装名一样) 保存 徐海学院06届电子综合设计报告 第17页4 焊接注意事项在焊接过程中，虽然完全按照老师的要求去做，但仍然会出现一些问题，例如：焊点有短接的；二极管、电容等的正负极有接反的；芯片方向有焊错的等等。所以在焊接阶段，我们必须仔细认真。4.1 核查 检查印刷线路板，是否有断线、短路等。 查清元件数目4.2 焊接步骤 焊in4148二极管（黑圈为负极）， in4007（in4002）二极管（白圈为负极），两个二极管要平行在一条线上。如图4.1图4.1 二极管管脚图 焊限流电阻，电阻黄色为有效环需放在上方，同时摆放要整齐。（为了保护发光数码管防止电流过大而损坏数码管需加，电源电压低可以取值小些，电源电压高可以取值大些）。 焊集成电路座，座的缺口向左边。集成电路的型号不要装错，脚序不要装错，集成电路的1脚在芯片缺口方向的左下角。4.3 说明及注意事项 电容说明：独石电容不分正负极，电解电容必须分清正负极，长脚为正短脚为负。 调整时间：开关k1为调整秒，开关k2为调整分，开关k3为调整时，开关k4为暂停和发光，有正负极之分不要接反，发光二极管长脚为正短脚为负。 停时钟用于调整秒走时和标准时间同步。 徐海学院06届电子综合设计报告 第18页5 结束语通过本次的电子综合设计，整体掌握了对数字钟的设计、组装与调试方法。 对学过的模拟电子技术、数字电子电路知识有了进一步的理解和加深。通过理论与实践的结合，进一步深入的体会到一种学习的方法，特别是对与电子设计方面。首先要明确总体的设计方案与方法；其次是对各个部分进行设计与改进；最后将各个部分整合在一起进行比较、观察。在数字钟实验设计当中遇到的首要问题有三个：一是电路的总体设计问题；二是电路的焊接问题；三是电路的调试问题。基于所学数字电路知识的局限性，在选择元器件方面有所困难，开始无从下手应该确定使用何种元件。通过查找资料等过程首先确定了元件，从而确定了总电路图。这次的设计实践不同于我们以往所做的基础实验。基础实验的着重点是放在实验基本理论和和电路性能，通过实验只能初步了解电路实验的步棸和基本方法，熟悉常用电子仪器的使用方法；而电子技术综合设计为我们创造了一个即动手又动脑、独自开展电路设计、焊接、调试的机会，可以运用学过的知识指导电路的调试工作，使电路更加完善。在遇到自己没学过的知识的时候，我们不是选择跳过