数字逻辑试卷及答案.doc

数字电路与逻辑设计模拟试卷1试题卷注意： 1.试卷保密，考生不得将试卷带出考场或撕页，否则成绩作废。请监考老师负责监督。2.请各位考生注意考试纪律，考试作弊全部成绩以零分计算。3.本试卷满分100分，答题时间为90分钟。4.本试卷分为试题卷和答题卷，所有答案必须答在答题卷上，答在试题卷上不给分。一、单项选择题(本大题共10小题，每小题2分，共20分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。1. 下列四个数中，最大的数是 。a (af)16b (001010000010)8421bcdc (10100000)2d (198)102. 触发器有两个稳态，存储8位二进制信息要 个触发器。a 2b 8c 16d 323. 下列门电路属于双极型的是 。a oc门b pmosc nmosd cmos4. 对于钟控rs触发器，若要求其输出“0”状态不变，则输入的rs信号应为 。a rs=x0b rs=0xc rs=x1d rs=1x5. 以下各电路中， 可以产生脉冲定时。a 多谐振荡器b 单稳态触发器c 施密特触发器d 石英晶体多谐振荡器6. 下列逻辑电路中为时序逻辑电路的是 。a 变量译码器b 加法器c 数码寄存器d 数据选择器7. 同步时序电路和异步时序电路比较，其差异在于后者 。a 没有触发器b 没有统一的时钟脉冲控制c 没有稳定状态d 输出只与内部状态有关8. 当用专用输出结构的pal设计时序逻辑电路时，必须还要具备有 。a 触发器b 晶体管c mos管d 电容9. 当用异步i/o输出结构的pal设计逻辑电路时，它们相当于 。a 组合逻辑电路b 时序逻辑电路c 存储器d 数模转换器10. 要构成容量为4k8的ram，需要 片容量为2564的ram。a 2b 4c 8d 32二、多项选择题(本大题共5小题，每小题3分，共15分)在每小题列出的四个选项中有二至四个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。多选、少选、错选均无分。11逻辑变量的取值和可以表示： 。a开关的闭合、断开；b电位的高、低；c真与假；d电流的有、无；12在何种输入情况下，“或非”运算的结果是逻辑0。 。a全部输入是0；b全部输入是1；c任一输入为0，其他输入为1；d任一输入为1；13三态门输出高阻状态时， 是正确的说法。a用电压表测量指针不动；b相当于悬空；c电压不高不低；d测量电阻指针不动；14对于t触发器，若原态qn=0，欲使新态qn+1=1，应使输入t= 。a0；b1；cq；d ；15下列触发器中，克服了空翻现象的有 。a边沿d触发器；b主从rs触发器；c同步rs触发器；d主从jk触发器；三、判断题(本大题共10小题，每小题2分，共20分)，正确的填t，错误的填f，请将答案填在答题卷相应题号处。16. 8421码1001比0001大。17. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。18. 若两个函数具有相同的真值表，则两个逻辑函数必然相等。19. 因为逻辑表达式a+b+ab=a+b成立，所以ab=0成立。20. ttl与非门的多余输入端可以接固定高电平。21. 普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。22. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。23. 液晶显示器的优点是功耗极小、工作电压低。24. d触发器的特性方程为qn+1=d，与qn无关，所以它没有记忆功能。25. 在同步时序电路的设计中，若最简状态表中的状态数为2n，而又是用n级触发器来实现其电路，则不需检查电路的自启动性。四、【填空题】（本大题共20空，每空1分，共20分；请将答案填写在答题卷相应题号处）26. 可以用_擦除eprom中所存的信息。27.单稳态触发器可应用于_、延时、_。28.(10110010.1011)2=(_)8=(_)1629.逻辑代数又称为布尔代数。最基本的逻辑关系有_、_、_三种。常用的几种导出的逻辑运算为_、_、_、_、_。30. 时序逻辑电路按照其触发器是否有统一的时钟控制分为_时序电路和_时序电路。31. 存储器的_和_是反映系统性能的两个重要指标。32. 消除竟争冒险的方法有_、_、_等。五、【简答题】（本大题共2小题，每题7分，共14分；请将答案填写在答题卷相应题号处）33. 在数字系统中为什么要采用二进制？34. 逻辑代数与普通代数有何异同？六、【综合应用题】（本大题1小题，11分；请将答案填写在答题卷相应题号处）35. 如下图所示维持阻塞d触发器，设初态为0,根据cp脉冲及a输入波形画出q波形。 数字电路与逻辑设计模拟试卷1答案一、单项选择题(本大题共10小题，每小题2分，共20分)题号12345678910答案bbaabcbaad二、多项选择题(本大