外文翻译---UC3879移相PWM控制器简化了零电压过渡全桥变换器的设计.docx

附录4uc3879移相pwm控制器简化了零电压过渡全桥变换器的设计拉兹洛 巴洛格简介这篇操作说明书将介绍uc3879集成电路，并与它的前身uc3875/6/7/8作性能上的比较。这些集成电路提供了所有必要的控制，解码，保护和驱动器的功能，成功地处理了移相控制全桥变换器的操作。该集成解决方案，大大简化了设计过程，并为设计者显著的节省了研制时间和印刷电路板设计。在中高功率直流到直流电源转换中，用传统的移相技术来控制全桥拓扑的优势已经被证明。这种控制方法能在几乎所有的操作条件下提供很好的控制的dv / dt值和所有初级侧功率级半导体的零电压开关。在1-8几个出版物中讨论了操作的细节，包括全桥变换器谐振转换的等效电路和零电压开关的实现条件并描述了进一步改善的可能性。这种方法所提供的主要好处是比它对应的硬转换简单的功率级，通过利用电路寄生而不是任其造成损失来提高效率以及较低的电磁干扰。这些显着的优势是通过一个稍微复杂的控制算法来实现的。unitrode公司 uc3879相移pwm控制集成电路框图uc3879是先前推出的uc3875控制器系列的改进版。该ic的内部结构如图1所示。uc3879的欠压锁定水平用户可由uvsel引脚选择。有两个预定义的阈值。 ，如果uvsel引脚是悬空的，当提供给vin引脚的电压超过15.25v时芯片启动。uvsel引脚和vin引脚外部连接的情况下，操作开在10.75v时开始。不受支配的操作开始，当输入电压低于9.25v时，uc3879芯片为欠压锁定状态。同步的振荡器的工作频率是由两个外部元件编程。从rt引脚接地电阻定义定时电容的充电电流，放电电流是内部固定在10ma。通过这种方式，相当于上出现在芯片 clksync上的输出信号的占空比的（dosc）振荡器占空比，可以在这样的基础关系上准确设置：推荐的最小运行可靠的脉冲宽度约为250ns，并且所有实际应用不应超过500ns.因此，应当依据时钟频率选择dosc：ct引脚和地面之间的连接的定时电容值与已定义的rt值的组合，决定了时钟频率(clock)，按下列公式：在实践中，选择适当的电容值比电阻困难得多。因此，人们可能首先选择合适的电容值，以实现基于以下几个简单的表的要求：选择定时电容的值后，可以计算出所需的电阻：图2显示了在最常用的频率范围内的时间方程的解决方案。它提供了一个快速指南，估计所需的电阻值。在自由运行操作时电容电压在0v和2.9v之间近似线性变化。自由运行和同步操作的典型工作波形显示在图3。同步性可以通过另一uc3879 clksync引脚的控制或由外部电路如图4所示来实现。在这两种情况下，所有的芯片以最高的自由运行频率和ic或外部时钟信号同步。由于电容电流加载到线路上，电阻r1到rn可能需要终止同步总线并且保持同步脉冲变窄。使用本地定时元件的一个额外的好处是，每个振荡器被允许同步连接到损坏的芯片而没有任何功能上的损失。输出调节是通过使用10mhz的增益带宽的误差放大器实现的。内部误差放大器的同相输入端连接到2.5v的参考电压。反相输入端和放大器的输出可以实现反馈补偿。误差放大器的输出是用来控制的高速pwm电路的。此信号与芯片的一个电压范围从0到2.9v的斜坡输入电压作比较。软启动通过从电容到地的软启动引脚（ss）实现。在软启动期间，软启动输出误差放大器的钳位电容电压从零逐渐上升到约4.8v。它对应于由确切的实现限定的脉冲宽度，相移或峰值电流。uc3879是同样适用于传统的电压模式控制或峰值电流模式控制。在电压模式下使用时，ct信号直接送入斜坡终端，如图5所示。在通常的操作模式，斜坡信号是电流检测信号和定时电容派生的电压的斜坡补偿的总和，如图6所示。他们提供逐周期和关机电流限制保护，电压或电流模式操作。在图7的特征波形。故障保护由两个独立的电流限制电路建立，它们接受 0v至2.5v的cs输入引脚上的电流检测信号。他们能在电压或电流模式下提供逐周期和关机电流限制保护。特征波形如图7所示。在cs引脚上的瞬时电压仍低于第一个临界值，2v时故障保护电路是无效的。当cs引脚上的信号超过2v现有的输出脉冲将被终止。第一级过载保护提供了一种有效的防御机制以防止一次侧的侧半导体电流过大并为变换器建立一个粗略的基于逐周期电流限制功能的输入功率限制。但在更严重的过载条件下，这种保护方法是不够的。对于这些情况下，uc3879提供一个第二层的安全。当cs引脚上的电流检测信号超出（即使是瞬间）2.5v的最大值，芯片业将启动一个完整的软启动周期，以防止灾难性的失败。如果负载条件不改变，打嗝模式将建立，以减少元件应力并将平均功耗限制到一个故障安全水平。四个图腾柱输出的uc3879，每个都能提供100ma的峰值驱动电流。这些输出用于驱动外部栅极驱动电路。这增强了整体设计的鲁棒性。为了进一步减少传回的模拟电路的噪声，输出部分拥有其自己的集电极电源（vc）和地（pgnd）连接。局部解耦电容和串联阻抗辅助电源，更加提高了其性能。四个稳态输出的时序关系如图8所示促进零电压开关输出操作的驱动命令之间的延迟是由delayset输入来决定的。延迟时间是由从延迟设置引脚到接地点之间的电阻rd电流决定。使用电流接收器代替连接到延迟设置引脚的电阻可以精度提高。延迟时间可以由下列公式计算：uc3879的一个独特的功能是具有分别控制区别于c-d输出的 a-b输出延迟的能力。这种能力可容纳不同的能量水平，对桥电路各个桥臂的开头和结尾的谐振过渡有用7-9。不能优化每个持续时间通常会导致在某些操作条件下的零电压开关全桥变换器开关松动。逐周期基础上的最佳的延迟时间，对流动在变压器的初级绕组实际电流的起作用。基于负载条件，这个电流值可以很容易地改变10倍甚至100倍。这会导致所需的延迟时间变化较大，从而自适应编程的延迟对某些应用程序可能是理想的。图9中引入了一个简单的外部电路来实现基于感应电流瞬时值的可变延迟时间。由电阻网络连接到运算放大器正输入确定最低比例和最大延迟时间。tdelaya- b和tdelayc- d的实际值可由各自的晶体管和地面发射器之间的电阻进行缩放。这些延迟可以由几种沿外部栅极驱动电路的方法实现，设置零延迟也可以简单地由连接延迟集输入到芯片的5.0v参考端提供。精度、短路保护5.0 v带隙参考适用于外部功能。uc3879 vs. uc3875/6/7/8尽管uc3879保留了uc3875的工作原理和的基本架构。但是，请大家注意，新的芯片增强和增加的功能仍然是重要的。表1总结了两个控制器之间的差异。这导致电路设计也将更加突出。欠压锁定欠压锁定电路利用一个逻辑输入（uvsel）来实现在两个可用的电压（15.25v/10.75v）之间选择。这种方案的优点是，它可以配置欠压闭锁阈值而无需外部元件。 uc3879提供与多个零件编号的uc3875/6/7/8系列提供的相同的欠压锁定水平。供电电流uc3879的电源电流需求已显着减少。虽然启动电流保持相同，约为150a，但是电路工作电源电流从45毫安下降到约27毫安。增益由减少内部偏置电流获得。这样，最高工作频率已降低，栅极驱动原理也发生了改变。 uc3879期望有一个高电流栅极驱动器连接到其输出而不是像uc3875系列的直接驱动能力。振荡器部分uc3879的突出特点时完全重新设计的振荡器电路能提供更好的抗噪声性能，温度稳定性和线性度。定时电容的充电电流是不变的，产生一个传导期间线性，正斜率的定时电容。这样的电压水平适合为电压模式控制直接提供斜坡信号。同样，在在峰值电流模式控制的情况下使用定时电容的电压可以毫不费力地实现斜坡补偿。工作频率由分别连接到各自引脚上的rt和ct进行编程。误差放大器这两款集成电路都是使用10mhz的增益带宽放大器调节输出电压。 uc3879误差放大器的同相输入端从内部连接到2.5v基准而不是像uc3875系列的由外部提供参考。在恒定的输出电压的应用的方面，uc3879不仅保留为反馈放大器产生参考值的组件，而且如果需要输出电压编程的话，它还需要更多的元件和更复杂的解决方案。在设计中初级和次级端控制器之间的隔离系统将不会有任何的区别，控制芯片的误差放大器通常被配置为处理转换器二次侧传回的误差信号的电压跟随器。逐周期电流限流这项新功能只能在uc3879控制器里实现。它能在过载条件下为初级侧变换器提供准确的开关逐周期电流保护。在每个开关周期中，当电流检测信号超过2v的内部设置的参考电压时，被利用作逐周期电流限制的快速比较器将使有效的间隔终止。第一层次的过载保护装置适用于最大功率功率级受限制且不会导致打嗝类型的操作。延迟电路如前所述，在同一桥臂的一个开关关闭和另一个开关开通之间的时间间隔对电路性能产生深远的影响。需要注意的是程序控制的延迟时间需要适应任何高电流门电路和变压器引入的延迟。允许uc3879的输出之间的零延迟能为设计师提供了更大的自由来实现这些所需的延迟。其他可能指向程序的必要的延迟是高电流栅极驱动器或栅极驱动变压器的二次侧的输入。所有这些解决方案有其利弊，在实际应用时需要慎重考虑。输出驱动器两个控制器的输出推挽驱动器具有相同的结构。它们拥有各自的能量路径，并且在欠压锁定是一直保持低电平有效。然而，输出额定电流有显着不同。以其2a的峰值电流，uc3875系列就是为最常用的电源开关的直接的驱动栅极或是栅极驱动的变压器准备的。然而，随着芯片尺寸不断增加，单独的驱动芯片对消除模拟控制部分产生的不受欢迎的功耗和噪音有利。在这方面，uc3879被设计成工作在有外部高电流栅极驱动电路情况下。其100ma的峰值电流的快速输出能力，特别适合驱动这些设备的ttl或mosfet输入级。uc3879设计灵活性除了一些改进的功能和增加的功能，uc3879最大程度地提供外部元件数量最少的设计灵活性。表2显示了不同的设置的可能性，uc3875系列中四个不同的零件号码提供不同的方案以实现相同的功能。附录5unitrode corporation u-154the new uc3879 phase-shifted pwm controller simplifies the design of zero voltage transition full-bridge convertersby laszlo baloghintroductionthis application note will introduce the uc3879 integrated circuit and compare its performance to its predecessors, the uc3875/6/7/8 controller family. these integrated circuits provide all necessary control, decoding, protection and drive functions to successfully manage the operation of the full-bridge converter with phase-shifted control. this integrated solution greatly simplifies the design procedure and offers significant savings in development time and printed circuit board real-estate for the designer. using the conventional full-bridge topology with phase-shifted control technique has already demonstrated its superiority in medium to high power, dc-to-dc power conversion. this control method provides well controlled dv/dt values and zero-voltage switching of all primary side semiconductors in the power stage over nearly all operating conditions. several publications 1-8 discussed the details of operation including equivalent circuits for the resonant transitions for both legs of the bridge converter, conditions for zero-voltage switching and describing further improvement possibilities. the major benefits offered by this approach are a simpler power stage than its hard switched counterpart, utilizing circuit parasitics instead of being penalized by them, improved efficiency and lower emi level. these significant advantages are realized with a slightly more complex control algorithm.unitrode uc3879 phase-shift pwm control ic - block diagramthe uc3879 is an improved version of the previously introduced uc3875 controller family. the internal architecture of the ic is shown in figure 1.the undervoltage lockout level of the uc3879 is user selectable by the uvsel pin. two predefined thresholds are available. if the uvsel pin is floating, the chip starts running when the supply voltage exceeds 15.25v on the vin pin. in case the uvsel pin is externally connected to the vin pin, operation starts at 10.75v. independent of the selected start up option, the uc3879 goes to an undervoltage lockout mode when the input voltage falls below approximately 9.25v. the threshold levels reflect the two most commonly used auxiliary power generation methods; bootstrap or off-line.the operating frequency of the synchronizable oscillator is programmed by two external components. the resistor from the rt pin to ground defines the charge current of the timing capacitor while the discharge current is internally fixed at 10ma. this way, the duty-cycle (dosc) of the oscillator, which corresponds to the duty ratio of the signal appearing on the clksync output of the ic, can be set accurately based on the relationship:the minimum recommended pulse width for reliable operation is around 250nsec and for all practical applications it should not exceed 500nsec.hence, dosc shall be determined based on the clock frequency as:the timing capacitor, connected between the ct pin and ground, in combination with the already defined rt value determines the clock frequency (clock) by the following formula:in practice, the selection of proper capacitance values are much more difficult than those of the resistors. therefore, one might first select the appropriate capacitor value to fulfill the requirement based on the following simple table:after choosing the value of the timing capacitor, the required resistance can be calculated as:figure 2 shows the solution of the timing equations for the most commonly used frequency range. it offers a quick guide to estimate the required resistor value.during free-running operation the capacitor voltage changes between nearly 0v and 2.9v linearly. typical operating waveforms for free-running and synchronized operation are demonstrated in figure 3.synchronization can be attained by driving the clksync pin from another uc3879 or by external circuitry as shown in figure 4.in both cases, all ics will synchronize to the ic or external clock signal with the highest free-running frequency. the resistors r1 to rn may be needed to properly terminate the synchronization bus and to keep the sync pulse narrow due to capacitance loading the line.an additional benefit of using local timing components for each individual oscillator is that it allows the s