十线——四线优先编码器版图设计.doc

目 录 引言.1 1 设计原理分析.1 1.1 编码器介绍1 1.2 十线四线优先编码器的定义及功能.2 1.3 项目设计要求.3 2 原理图设计及仿真分析.3 2.1 电路设计思路.3 2.2 原理图设计4 2.3 电路仿真分析.5 3 版图设计.8 3.1 单元库设计8 3.2 版图设计方法.9 3.3 版图设计规则.10 3.4 总体布局.11 4 drc.12 5 5 lvs14 6 总结与心得15 谢 辞16 参考文献.17 引言 随着科学技术的发展和高新技术的广泛应用，电子技术在国民经济的各个领 域所起的作用越来越大，并深深地渗透到人们的生活、工作、学习的各个方面。 新的世纪已经跨入以电子技术为基础的信息化社会，层出不穷的电子新业务、电 子新设施几乎无处不在、举目可见。作为一名微电子学专业的大学生，尽快地学 习和掌握电子技术基础知识和技能是一项基本的任务。为了更好地将理论和实际 相结合，也为了增强动手能力，同时加深对理论知识的理解，笔者进行了十线 四线优先编码器的设计。 1 设计原理分析 1.1 编码器介绍 用数字或文字对一组事件进行编号排队的过程称为编码。如邮政编码、宿舍 房间编码、计算机键盘上键的编码等等。 编码器是以数字化信息将角度、长度、速度等物理量的信息以数字量 0、1 编 码的方式输出的传感器，由于其具有高精度,大量程测量,反应快,数字化输出特点; 体积小,重量轻,机构紧凑,安装方便,维护简单,工作可靠等优良特点，故成为当今工 业控制系统备受青睐及不可或缺的一部分。 编码器是由若干个与非门组合而成的，输入端是各事件代号，如 n 个事件用 y0yn-1表示，输出端是相应的二进制各位值 n0nk-1，2k-1=yn-1。 编码器分二进制编码器和十进制编码器，各种译码器的工作原理类似，设计 方法也相同。集成二进制编码器和集成十进制编码器均采用优先编码方案。 下面介绍一些编码器的相关概念： 二进制编码器：实现以二进制数进行编码的电子电路称二进制编码器。n 位二 进制数可对 2n个事件进行编码，如 8 位计算机中地址寄存器是 8 位，可对 28256 个指令进行编码。 二十进制编码器：用 4 位二进制对十进制的 10 个数字 09 进行编码的电 路称二十进制编码器，常用的是 8421 加权码，简称 bcd 码。输入是 10 个有效 数字 09，输出是 10 个 4 位二进制代码 00001001。本次设计所做 的 10 线-4 线编码器就是其中一种。 优先编码器：在使用二进制编码器和二十进制编码器中，当两个以上信号 同时输入编码器时将产生错误码输出，而优先编码器则对输入信号依照规定的先 后顺序进行编码。这种先后顺序称为优先权。当多个信号同时输入时，优先权高 者先行编码输出。优先编码器电路结构复杂，通常做成中规模集成电路。 1.2 十线四线优先编码器的定义及功能 十线四线优先编码器，其功能是，把输入端代表“0”“9”这 10 个数字编 码成 bcd 码,并且具有优先编码功能，即只对其中优先级别最高的信号进行编码。 优先级别高的编码器信号排斥级别低的。它需要编码的 10 个输入信号：i0i9 输出 4 位二进制代码：y3、y2、y1、y0。 其输出逻辑函数为： 124683468568789 12345678934567895678978990 2458934589689789 23456789345678967897891 489589689789 4567895678967897892 898993 iiiiiiiiiiiiiii iiiiiiiiiiiiiiiiiiiiiiiiiy iiiiiiiiiiiiiiii iiiiiiiiiiiiiiiiiiiiiiy iiiiiiiiiiii iiiiiiiiiiiiiiiiiiy iiiiiy 图 1-1 十线四线优先编码器的逻辑函数 真值表为： i9 i8 i7 i6 i5 i4 i3 i2 i1 i0y3 y2 y1 y0 1 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 图 1-2 十线四线优先编码器的真值表 1.3 项目设计要求 主要技术要求： 使用工艺：2.0um 硅栅工艺(tanner) 供电电源：5v 输入要求：bcd 输出，cmos 电平 2 原理图设计及仿真分析 2.1 电路设计思路 本次设计的编码器编码输入有效电平为低电平，编码输出为 bcd 反码。由于 它们有优先编码功能，只要输入端有“0”输入（如果有多个输入端为“0”则以 编号最大的输入端为准） ，输出端就输出与之对应的 bcd 码的反码。例如：“3” ， “4” 同时输入“0” ，则按“4”进行编码，内部编码成 bcd 码 0100，输出则为 bcd 的反码：1011。 设计编码器功能表如下： 图2-1 十-四优先编码器功能表 2.2 原理图设计 打开 tanner eda 的 s_edit 软件，新建一个原理图文件并保存，加入 cmos 原 理图库文件，从其中加入所需要的“非”门， “与非”门， “或非”门等。将元件 放置好并连线。在软件左边的工具栏中选择输入和输出 pin 脚，命名并放置、连 线。然后切换至符号窗口建立 10 线-4 线编码器的符号。最后保存文件。观看最后 全加器的设计成果，可分别选择 view-schematicmode 与 view-symbol mode 命令切换到电路设计模式和符号模式两个窗口，或者选择 view-change mode 命 令可轮流在电路设计模式和符号模式这两个窗口之间进行切换。将设计好的 s- edit 电路图输出成 spice 格式，可借助 t-spice 来分析与模拟此设计电路的性 质，之后可选择 file-export 命令输出，或单击 s-edit 右上方的按钮，将自 动输出成 spice 文件并打开 t-spice 与转出文件 编码器符号如下： 图2-2 十-四优先编码器符号图 原理图如下： 图2-3 十-四优先编码器原理图 如图，将9 条数据线（19）进行4 线bcd 编码，即对最高位数据线进行译 码。当19 均为高电平时，编码输出（abcd）为十进制零。故不需单设/in0 输 入端。 2.3 电路仿真分析 打开tanner eda的t_spice软件。加载包含文件。由于不同的流程有不同的特 性，在模拟之前，必须要引入 mos 组件的模型文件，此模型文件内包括电容电阻 系数等数据，以供 t-spice 模拟之用。本设计是引用 1.25um 的 cmos流程 组件模型文件 m12_125.md。将鼠标移至主要电路之前，选择edit-insert command 命令，在出现的对话框中的列表框选择 files 选项，此时在右边窗口将 出现 4 个按钮，可直接单击 include 按钮，也可展开左侧列表框中 files 选项 并选择 include file 选项，此时单击 browse 按钮在出现的对话框中找到. .tannertspice70models目录，接着 选 取 模 型 文 件m12_125.m,则 在 include file文 本 框 中 将出 现. .tannertspice70modelsml2_125.md,如图 8.2 所示。再单击 insert command 按钮，则会出现默认的以红色字开头的“.include c:tannertspice70models m12_125.md”。由于所使用 nmos 与 pmos 组件的 w 与 l 是以参数(1)来表示，所以必须设定参数值才能进行模拟。选择 edit- insert command 命令，在出现的对话框的列表框中选择 settings 选项，对话框 右侧会出现6 个选项，在 settings 选项下选择 parameters 选项，在对话框 右侧出现的parameter type下拉列表中选择general选项，在 parameter name文本框中输入“1”，在parameter value 文本框中输入 “0.5u”。再单击 insert command 按钮，则会出现默认的以红色字开头的 “.param i = 0.5u”。 设定 vdd 的电压值为 5.0v。其方法为设定一个名称为 vvdd的定电压源，加 在 vdd 与 gnd 之间，定电压值为 5.0v 。可以仿效前面在 s-edit 中加入电源 符号，再输出成 spice 文件的方式，也可在 t-spice 中选择 edit-insert command 命令设定，其方法如下：选择 edit- insert command 命令，在出现 的对话框的列表框中选择 voltage source 选项，在对话框的右侧出现 10 个选 项，再在 voltage source 选项下选择 constant 选项，在对话框右侧出现的 voltage source name 文本框中输入“vvdd”，在 positive terminal 文本框中 输入“vdd “,在 negative terminal (gnd)文本框中输入“gnd”，在 dc value 文本框中输入“5.0”，单击 insert command 按钮，则会出现“vvdd vdd gnd 5.0”的文字。 设定输入信号，选择 edit-insert command 命令进行设定。将模拟时间间 隔设定为 1ns,总模拟时间设定为 400ns。首先在 modes选项组中选择 standard (from dc op.point)单选按钮，在 maximum tinge 文本框输入“1n”，在 simulation 文本框输入“400n”，在 methods 选项组中选择 standard bdf 单 选按钮。单击insert command 按钮后，则会出现默认以红色字开头“.tran/op 1n 400n method =bdf”。最后设定观察节点。 设定完成后显示如下图： 图2-4 模拟设定 选择 simulate-start simulation 命令，或单击按钮，打开 run simulation 对话框，单击 start simulation 按钮，则会出现模拟结果的报告窗 口simulation status,并会自动打开 w-editor 窗口来观看模拟波形图。 可在 t-spice 环境下打开模拟结果 *.out 报告文件，结果如下： 图2-5 模拟结果 *.out 报告文件 也可在 w-edit 中观看模拟结果，如下图： 图2-6 w-edit中模拟结果 如图所示，从上至下依次为输出的d、c、b、a、9、8、7、6，从图中可得当 端口9为0时， （dcba）=0110，取反码则为1001；当端口9为1，端口8为0时， （dcba）=0111，取反码为1000；依次至端口6也一样，可见实现了十线-四线优先 编码。 3 版图设计 3.1 单元库设计 所设计的电路使用到了反相器，四输入与非门两种单元器件。对于反相器使 用 cmos 进行搭建。 图 3-1 反相器 cmos 电路及其版图 同理对原理图设计时使用到的四输入与非门使用 cmos 进行搭建。 图 3-2 四输入与非门 cmos 电路及版图 3.2 版图设计方法 集成电路版图设计是指将前端设计产生的门级网表通过 eda 设计工具进行布 局布线和进行物理验证并最终产生供制造用的 gdsii 数据的过程。可以从不同角 度对版图设计方法进行分类。如果按设计自动化程度来分，可将版图设计方法分 成手工设计和自动设计 2 大类。如果按照对布局布线位置的限制和布局模块的限 制来分，则可把设计方法分成全定制（fullcustom）和半定制(semicustom)2 大类。 而对于全定制设计模式，目前有 3 种 cad 工具服务于他：几何图形的交互图形编 辑、符号法和积木块自动布图。此次课程设计的电路版图设计采用的是 tanner 公 司的 ledit 软件。这是一种广泛使用在微机上的交互图形编辑器。设计者将手工 设计好的版图草图用一个交互图形编辑器输入计算机并进行编辑。因而此方法也 被分类成手工设计方法。因为手工设计方法不可避免的会产生误会，因此，必须 在版图编辑后进行版图验证。版图验证包括设计规则检查 drc (a design rule checker)、电学规则检查 erc(a electrics rule checker)、版图参数提取 lpe(layout parameter extraction)、版图和原理图对照检查 lvs(layout vs schematic)。当然这些验证 ledit 就可以完成。 3.3 版图设计规则 电路设计师一般都希望电路设计得尽量紧凑。而工艺工程师却希望是一个高 成品率的工艺。设计规则是使他们两者都满意的折衷。设计规则是良好的规范文 献，他列出了元件（导体、有源区、电阻器等）的最小宽度，相邻部件之间所允 许的最小间距，必要的重叠和与给定的工艺相配合的其他尺寸。对于一种工艺， 当确定其设计规则时，要考虑的因素有掩膜的对准、掩膜的非线性、片子的弯曲 度、外扩散（横向扩散） 、氧化生长剖面、横向钻蚀、光学分辨率以及他们与电路 的性能和产量的关系。设计规则规定了在掩膜板上每个几何图形如何与彼此有关 的另一块掩膜版上的图形水平对准。除了明确指出的不同点以外，所有的规则是 指相应几何图形之间的最小间隔。一种设计规则是直接用微米数表示最小尺寸。 但是即使是最小尺寸相同，不同公司不同工艺流程的设计规则都不同，这就使得 在不同工艺之间进行设计得导出导入非常的耗费时间了。 解决问题的方法一种是使用高级的 cad 工具，能够便捷的实现可兼容工艺间 的转换。另外可以采用第二种设计规则，由 mead 和 conway2推广的比例设计规 则，也叫做设计规则。他对整个版图设置一个参数作为所有设计规则中最小的那 一个，其他设计规则的数值都是这个参数的整数倍。此参数对应不同的工艺有着 不同的微米值。从而实现其他规则随着线性变化。当然他们也有缺点： (1)线性度只适用于一定的范围（比如在 12m 之间线性有效） ，当超出范围 很多时，规则与 的关系已经没有线性度了。 (2)保守性。 由于 规则代表了不同的工艺技术，设计规则时必须做到对于每个工艺的整 套要求的全盘考虑，从而必然带来超尺寸和紧密性的减少。但是这样却可以获得 更好的安全系数或改善可靠性。 一般工艺的最小线宽设置为 2。例如对于 1.2m（最小线宽为 1.2m 的工 艺）的 =0.6m。 制定设计规则包括线宽、间距、覆盖、面积、露头和凸头等规则，他们分别 给出最小线宽、最小间距、最小覆盖、最小面积、最小露头和最小凸头等数值。 大多数情况下，各硅片生产厂的设计规则是各不相同的。在着手设计之前，应先 拿到准备去投产的硅片生产厂的设计规则，并以他作为整个设计过程的参考。在 设计高水平的 cmos 电路时，这一点尤为重要。 3.4 总体布局 整体设计：确定版图主要模块和焊盘的布局。这个布局图应该和功能框图或 电路图大体一致,然后根据模块的面积大小进行调整。布局设计的另一个重要的任 务是焊盘的布局。焊盘的安排要便于内部信号的连接，要尽量节省芯片面积以减 少制作成本。焊盘的布局还应该便于测试，特别是晶上测试。 分层设计：设计者按照电路功能划分整个电路，对每个功能块进行再划分， 每一个模块对应一个单元。从最小模块开始到完成整个电路的版图设计，设计者 需要建立多个单元。这一步就是自顶向下的设计 。这样做有很多好处，最为突出 的优点是当在整个电路多次出现的某一个模块需要修改时，直接在下一层次修改 该模块，上一层的所有同样单元就一并得到修改，结构严谨、层次清晰。 对于反相器和四输入与非门的版图设计这个步骤均属于版图设计的第 1 步划 分，对于总体布局基本要求是使得总版图尽量为正方形，这样才是最紧凑，也最 节约空间（因为最后切片时一般将芯片切成正方形状） 。近几年来，人们已投入很 大力量研究版图设计自动化，希望用以代替设计师的一部分劳动。然而在较复杂 的场合，有些程序的应用遇到了阻力，需要人工干预帮助解决问题。人工设计得 到的器件版图密度一般高于用自动化版图设计和布线程序所得到的密度，因而人 机交互式版图设计和布线程序得到了广泛的应用。 版图总体布局后对版图进行布线，布线时应该严格按照电路的原理图进行连 接，同时严格遵守版图的设计规则。在连线时，使用 metal1 进行水平连线， metal2 进行垂直连线，poly 进行短连接，不同层次接触时要使用接触孔，例如， metal1 与 metal2 接触时使用 m2-m1 cantact，metal1 与 poly 接触时使用 m1- poly cantact。 在本次设计的版图设计是在 tanner 软件环境下完成的，打开 tanner 软件的 l_edit 工具，建好文件后将规则设定好。在需要更改 cell 名称是，则利用 cellrename-cell 命令更改 cell 的名称。利用 cellcopy 命令将所需的组件 （如 nor2,nor3,nor4,nand2,nand3,nand4 以及 inv 等组件）从其他组件库中复制 到本文件中。然后按照需要摆放并合理连线，连线时 metal1 用于连接垂直方向， metal2 用于连接水平方向，在 metal 与 metal2 相交出用之前画出的接触孔连接。 随后在左右两边分别画出 vdd 以及 gnd，然后将各组件的 vdd 和 gnd 用 metal2 连 接到左右两边。 画出的版图如下图所示： 图 3-3 版图设计 4 drc 版图画好之后，就要对其进行验证。版图编辑要按照一定的设计规则来进行， 也就是要通过 drc（design rule checker）检查。编辑好的版图通过了设计规则 的检查后，有可能还有错误，这些错误不是由于违反了设计规则，而是可能与实 际线路图不一致。版图中少连了一根铝线这样的小毛病对整个芯片来说是致命的， 所以编辑好的版图还要通过 lvs（layout versus schematic）验证。同时，编辑 好的版图通过寄生参数提取程序来提取出电路的寄生参数，电路仿真程序可以调 用这个数据来进行后模拟。 执行drc程序，对每个单元版图进行设计规则检查，并修改错处。在画版图的 过程中要不时地进行设计规则检查。运行drc，程序就按照diva规则检查文件运行， 发现错误时，会在错误的地方做出标记（mark）,并且做出解释（explain）。设 计者就可以根据提示来进行修改。需要注意的是，drc要在画图过程中经常进行， 及时发现问题及时修改，不要等到版图基本完成后在做，这时再出现的错误往往 很难修改，因为各个器件的位置已经相对固定，对于电路一处的改动往往牵连到 多个相邻的器件，从而造成更多的问题。下面的框图可以更好的理解这个流程。 图 4-1 设计流程 执行完 drc 出现了以下的提示框: 图 4-2 drc 验证 根据提示框的内容可以知道执行 drc 程序没有发现版图设计规则错误，可以 转入下一阶段的版图验证工作。 5 lvs 设计规则检查只检验几何图形的正确与否。在电路方面的错误，要用到 tanner提供的另外两种功能：extract和lvs。lvs即版图原理图一致性认证。但在 执行lvs之前要对版图进行extrac提取。extract是系统根据版图和工艺文件提取 版图的电路特性，也就是“认出”版图代表什么电路器件，nmos或是pmos，还是 其他。电路提取后的版图作为单元的另外一种试图（extracted）保存下来。 图5-1 mos管及原件节点数 图5-2 lvs通过 寄生参数的提取和后仿真：在实际电路的制作过程中，会产生三种寄生参数， 它们分别为：寄生电容、寄生电感和寄生电阻。这三类寄生参数会给电路带来两 方面的影响：引入噪声，影响电路的稳定性和可靠性；增加传输延迟，影响 电路速度。寄生电阻多由金属或多晶硅布线层产生。而寄生电容则主要由金属连 线和搀杂区产生。寄生电容是集成电路中最重要的寄生的参数，是影响电路性能 的主要因素。寄生参数的