电子技术课程设计-可预置的定时显示报警系统设计1.doc

可预置的定时显示报警系统目 录课程设计（论文）任务书.i课程设计（论文）成绩评定表.iii中文摘要.iv1 设计任务描述- 1 -1.1设计题目：可预置的显示报警系统之二- 1 -1.2 设计要求- 1 -1.2.1 设计目的- 1 -1.2.2 基本要求- 1 -1.2.3 发挥部分- 1 -2设计思路- 2 -3 设计方框图- 3 -4 各部分电路设计及参数计算- 4 -4.1振荡器- 4 -4.1.1工作原理- 4 -4.1.2 电路特点- 5 -4.2 分频器- 5 -4.3 计数器- 7 -4.4 锁存器及其控制电路- 7 -4.4.1 锁存器的控制计数电路- 8 -4.42 锁存器- 8 -45 译码器和显示器- 9 -4.51 译码器- 9 -4.52 显示器- 10 -46 比较器- 10 -47 警报器- 11 -4.7.1 工作原理- 11 -4.7.2参数计算- 12 -5 工作过程分析- 13 -6 元器件清单- 14 -7 主要元器件介绍- 15 -71 集成计数器74161- 15 -72 74ls48七段显示显码器- 16 -73 555定时器和振荡器- 17 -小 结- 20 -致 谢- 21 -参考文献- 22 -附 录 a1 逻辑电路图- 23 -附 录 a2 实际接线图- 24 -1 设计任务描述1.1 设计题目：可预置的显示报警系统之二1.2 设计要求1.2.1 设计目的(1) 掌握可任意预置时间的显示报警系统的构成、原理与设计方法； (2) 熟悉集成电路的使用方法。1.2.2 基本要求(1)设计一个可预置30秒的显示报警系统；（2）时间显示系统为按秒减法或加法计数均可；当计数到第30秒时显示的时间数字开始闪烁（闪烁频率为4hz），直到归零为止；（3）计数归零时发出声音报警信号并能准确地预置和清零 1.2.3 发挥部分(1) 每隔5秒显示一次时间（30秒、25秒，0秒显示），系统能准确地预置和清零(2) 计数器上用一个多功能开关控制电路使保证电路总电源开启的时候显示器能够正常的倒数计数工作2设计思路-可预置的定时显示报警系统可预置的定时显示报警系统由振荡器，计数器，比较器，锁存器，译码器，驱动器，显示器，扬声器组成，构造一个可预置的定时显示报警系统，要实现按秒计数，首先需要秒脉冲，在这里我首先选择了555组成多谐振荡器来输出脉冲信号产生脉冲，由于555产生的频率过大，所以我选择了4个74ls161连成十进制的计数器来作为分频器，经过四次分频产生了频率为1赫兹的秒脉冲。分频后我把电路连到计数器上，由于设计的是定时显示，所以需要对其进行计数，我采用了两个74ls192的减法计数器，将输入端接地即低电平，此时现实器显示30，然后接通电源，此时显示器开始倒计时，设置从30秒开始计数，这样可以控制报警系统显示器上的数字, 在发挥部分中，题目要求每隔5秒显示一次时间，所以我用了74ls290计数器和74ls77锁存器来实现，我将74ls290连成了五进制的加法计数器，当计数器计数出五的倍数的时候，我用74ls77作为锁存器，将锁存的数据通过74ls48译码器显示到led的显示器上，基本要求第三部分要求程序计数归零时发出声音报警信号，在这里我选用了两个74ls85作为比较器，两个比较器同时产生高电平信号，通过与非门使之报警，报警系统中我选用了555单稳态触发器和555多谐振荡器，用555单稳态触发器是控制发生器的报警时间的，555定时器构成的多谐振荡器用来是控制发生器报警的频率，当输入信号通过与非门产生低电平时候，电路开始报警。以上即为我设置的可预置定时显示报警系统的设计思路。3 设计方框图驱动器扬声器锁存器锁存器驱动器译码器译码器比较器 计数器计数器振荡器振荡器4 各部分电路设计及参数计算4.1振荡器4.1.1工作原理图4.1 555多谐振荡器的逻辑电路及工作波形图555定时器内部的比较器灵敏度较高，而且采用查分电路形式，用555定时器组成的多谐振荡器的震荡频率受电源电压和温度变化的影响很小。555定时器和外接元件r1、r2、c构成多谐振荡器，脚2与脚6直接相连。接通电源偶，电容c被充电，当vc上升到2vcc/3时，使vo为低电平，同时放点三极管t导通，此时电容c通过r2和t放电，vc下降。当vc下降到vcc/3时，vo反转为高电平。当放电结束后，t截止，vcc将通过r1.r2向电容器c充电，由此周而复始，于是，在电路的输出端就得到一个周期性的矩形波。4.1.2 电路特点因为 t=0.7(r1+2r2)c所以 c=1.43/(r1+2r2)f取r1=7.2千欧，r2=720千欧，所以产生1万赫兹的脉冲。4.2 分频器图4.2 分频器的逻辑电路图课程设计的计数器需要以以1hz作为cp脉冲信号作为计数信号，而振荡器所产生的脉冲信号频率过高，所以我用四个161分别连成1010,变成10进制级数器来进行分频，前一计数器计满它的一整个进制才会从进位端输出一个进位信号，将这个信号接入下一个计数器的cp输入端，那么第二块计数器的计数频率就会下降，原频率为10000hz,则这个计数器计数的频率就降为1hz达到分频效果。4.3 计数器 图3.1 74ls192计数器 当bo端发出借位脉冲时，高位计数器才做减级数，当高低计数器全处于零，且cpd为为0时，置数端等于0，计数器完成并行置数，在cpd端的输入时钟脉冲作用下 ，计数器再 次进入下一循环减计数。下面的开关控制电路，保证了电路总电源开启的时候显示器能够正常的倒数计数工作。4.4 锁存器及其控制电路4.4.1 锁存器的控制计数电路当74ls290计出一个5后，将其信号作为有效信号交给锁存器，使锁存器存储当前1，2计数器输出数值并交给译码器显示。当74ls290计数为不是5时，即为无效信号，不对锁存器进行操作这样锁存器就不会不存储当前1，2计数器所输出的数值，仍然输出上次所存储的数值给译码器要求显示器显示，从而达到每5秒存储一次数据并且显示的目的。 图4.41 74ls290原理图用74290二五十进置的功能使显示器时期能够能够每隔5秒显示器显示一次，在此过程中我运用它来控制显示器，要求是将它的0101输出当每次到到0101的时候一端送给锁存器，一端接置零端，这样就能叫显示器每隔五秒显示一下时间。在秒脉冲产生电路中，为了能实现以上功能就需要把74290小改动一下，首先把qa 、qc 输出端接一个与门输出（0101）一方面给锁存器，一方面接回本身的置零端r01 、r02，这样就能实现控制显示器每隔五秒就能显示一次，异步清零端ro1-r02为高电平时，只要置9端s91- s92有一个为低电平，就可以完成清零功能。当s91- s92均为高电平时，不管其他输入端状态如何，就可以完成置9功能。当ro1-r02中有一个以及ro1-r02中有一个同时为低电平时，在时钟端/cpa,/cpb脉冲下降沿作用下进行计数操作：1. 十进制计数。应将/cpa与q0连接，计数脉冲由/cpb输入。 2 二、五混合进制计数。应将/cpb与q1连接，计数脉冲由/cp1输入。3二分频、五分频计数。q0为二分频输出，q1q3为五分频输出。引出端符号功能端/cpb二分频时钟输入端（下降沿有效/cpa五分频时钟输入端（下降沿有效q0q3输出端 ro1-r02异步复位端 s91- s92异步置9端4.42 锁存器图4.42 锁存器在这里我用锁存器来控制显示器，锁存器的作用是把当前的状态锁存起来，使cpu送出的数据在接口电路的输出端保持一段时间锁存后状态不再发生变化，直到解除锁定。45 译码器和显示器4.51 译码器图4.51 74ls48电路图74ls48共阴极七段显示译码器输出高电平有效，用以驱动共阴极显示器，该继承显示译码器设有多个辅助控制器，以增强器件的功能。此译码器用于分段式数码显示电路，因为对应于某一组数码，译码器应有确定的几个输出端有信号输出，而此译码器正是有这样的特点，所以被广泛运用到该电路中。该引脚图中，试灯输入管lt，低电平有效，当lt等于0时，数码管的七段全亮，与输入的译码信号无关。本输入端用于测试数码管的好坏。动态灭零输入端rbi，低电平有效。当lt等于1，rbi0，且译码输入为0时该位输出不显示，即0字被熄灭。当译码输入不全为0时，该位正常显示。本输入端用于消隐无效的0.灭灯输入/动态灭零输出端rbo，这是一个特殊的端扭，有时用作输入，有时用作使出。当输入使用试，rbo等于0时，七段全灭，与译码输入无关。当做输出使用时受控于lt和rbi；当lt=1且rbi等于0时，rbo等于0，其他情况下rbo等于1。4.52 显示器图4.52 显示器管脚图和电路图46 比较器图4.6 比较器当上面的比较器为0011，下面的为0000时，共同为高电平，传入与非门，进入警报器发出警报。47 警报器4.7.1 工作原理图4.71 警报器电路图该报警电路由发声电路，555单稳态电路，555多谐振荡器构成，该图先用一个555定时器构成一个单稳态电路，再用另一个555定时器构成了一个多谐振荡器发出警报4.7.2参数计算当高脉冲经过与非门传到555电路时，会使其进入一个高电位的暂未态 tw=1.1rc=1.1*r1c1=60s f=1.43/(r1+2r2)c1=6.7hz5 工作过程分析该电路有振荡器，分频器，计数器，锁存器，比较器，显示器，报警器组成，该电路的工作程序如下，首先，由555多谐振荡器产生了1兆赫兹的脉冲信号，该脉冲信号经由四个连成十进制的74ls161后将信号变为1赫兹的cp脉冲信号，脉冲信号经过290五进制的计数器，将它的0101输出，当每次到0101的时候一端送给锁存器，一端接置零端，这样就能叫显示器每隔五秒显示一下时间，通过十进制可逆计数器74ls192来实现减法计数。用异步计数法将十进制的计数器置为六进制的计数器来实现倒计时,在计数器后连接了74ls85选择器，当输出全是11的时候送出一个高电平，通过与非门送出低电平送到报警系统，报警电路是用555单稳态触发器和555多谐振荡器构成的，单稳态电路会在接到计数结束的低脉冲信号后进入暂稳态，输出一段高电平作为使多谐振荡器工作的控制信号，在这个持续的脉冲宽度间，多谐振荡器就可以工作输出脉冲信号来使蜂鸣器发出声音，达到报警的目的。6 元器件清单序号元件名称元件型号数量1集成计数器74ls16142七段显示显码器74ls4823锁存器74ls7724集成计数器74ls29015集成计数器74ls192264位数值比较器74ls8527显示器led显示器28555定时器ne55537 主要元器件介绍71 集成计数器7416174ls161是4位二进制同步加计数器，引脚图中，cp为时钟信号输入端，上升沿其效。rd为异步清零端，ld是预置数控制端，a、b、c、d是预置数据输入端，ep和et是计数器使能（控制）端，rco（=etqaqbqcqd）是进位输出端，它的设置为多片集成计数器的级联提供了方便。其中所谓异步清零指的是rd为0时不管其他输入端的状态如何，包括时钟信号cp，计数器输出将被直接置零，而同步置数指的是ld端为o后还需要有可用的时钟信号cp才可以进行置数工作。图7.1 74161逻辑图和电路图和引脚图集成计数器74161功能表清零预置使能时钟预置数据输入输出rdldepetcpabcdqaqbqcqdlxxxxxxxxxllllhlxxabcdabcdhhlxxxxxx保持hhxlxxxxx保持hhhhxxxxx计数72 74ls48七段显示显码器74ls48共阴极七段显示译码器输出高电平有效，用以驱动共阴极显示器，该继承显示译码器设有多个辅助控制器，以增强器件的功能。此译码器用于分段式数码显示电路，因为对应于某一组数码，译码器应有确定的几个输出端有信号输出，而此译码器正是有这样的特点，所以被广泛运用到该电路中。该引脚图中，试灯输入管lt，低电平有效，当lt等于0时，数码管的七段全亮，与输入的译码信号无关。本输入端用于测试数码管的好坏。动态灭零输入端rbi，低电平有效。当lt等于1，rbi0，且译码输入为0时该位输出不显示，即0字被熄灭。当译码输入不全为0时，该位正常显示。本输入端用于消隐无效的0.灭灯输入/动态灭零输出端rbo，这是一个特殊的端扭，有时用作输入，有时用作使出。当输入使用试，rbo等于0时，七段全灭，与译码输入无关。当做输出使用时受控于lt和rbi；当lt=1且rbi等于0时，rbo等于0，其他情况下rbo等于1，本端扭主要用于显示多位数字时，多个译码器之间的连接。图7.2 74ls48管脚图73 555定时器和振荡器我的电路中555定时器被用做多谐振荡器和单稳态电路两种作用输 入输 出 th tr r0 qv的状态 x x 0 0 导通2/3vcc1/3vcc 1 0 导通2/3vcc1/3vcc 1 1 截止2/3vcc1/3vcc 1 不变 不变图7.3 555定时器的电路图555定时器改装成的多谐振荡器如右图所示，外接元件r1、r2、c构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过r1、r2向c充电以及c通过r2向放电端放电，使电路产生振荡。电容c在2/3vcc和1/3vcc之间充电和放电，从而在输出端得到一系列的矩形波。555电路要求r1与r2均应不小于1k，但两者之和应不大于3.3m。静态时，触发输入vih为高电平，vcc通过r对c充电，vcc上升。当uc2/3vcc时，复位控制端th2/3vcc，而ui高电平使位置控制端 tr1/3vcc，定时器复位，q=0，q=1，放电管为饱和导通，c经v放电，uc迅速下降。由于ui高电平使vcc2/3vcc，定时器仍保持复位，q=0，q=1，放电管始终保持饱和导通，c可以将电放完，uc0，电路处于稳态。当触发输入ui为低电平时，置位控制端tr1/3vcc，而此时uc0又使复位控制端th2/3vcc，则定时器置位，q=1，q=0，放电管截止，电路进入暂稳态，之后，vcc通过r对c充电，uc上升。当uc2/3vcc时，复位控制端th2/3vcc，而此时ui已完成触发回到高电平使置位控制端tr1/3vcc，定时器又复位，q=0，q=1，放电管又导通，电路回到稳态。c经v再放电，电路恢复结束。此单稳态的暂稳态时间可按下式计算tw1.1rc小 结当大学的第四个期末复习风暴来临的时候，我们迎来了脑力与体力的双重考验-为期两周的数电课程设计。由于此次的课程设计所涉及的的内容我们还没有完全学透 ，所以刚开始设计的的时候，我对这个课程设计充满了迷茫与无助，由于正值期末复习，也产生了烦躁心理，觉得时间不足，不知道从何下手，不知道怎么才能够完成，这时候我充分感受到了自己的才疏学浅，我重新的复习了一遍所学过的数电教学书， 又在网上查阅了许多关于课设的内容，开始了我的题目“可预置的定时显示报警系统”的设计。面对着需要组装的一大堆元器件，我的大脑像是爆炸了一样，那时的我对做过此次课程设计的学哥学姐们产生了深深的敬意，羡慕他们竟然能够设计出如此难的问题。经过了三四天的苦苦挣扎，我通过老师的指导和同班同学的帮助以及自己的不断钻研，画出了此次课程设计的草图，我使用了多谐振荡器，分频器，计数器，锁存器，译码器，显示器，数据选择器，扬声器等多个原件，通过几天的不断测试与修改，我终于顺利的完成了本次课程设计的任务，完成课程设计之后，我感到由衷的高兴，我很自豪，我也能够完成这样的课程设计。通过此次课程设计，使我懂得了很多，我对数字电路产生了更深的理解，