电子技术课程设计-数字频率计设计4.doc

数字频率计目 录课程设计（论文）任务书.课程设计（论文）成绩评定表.iii中文摘要. iv1 设计任务描述11.1 设计题目：数字频率计11.2 设计要求11.2.1 设计目的11.2.2 基本要求11.2.3 发挥部分12 设计思路23 设计方框图34 各部分电路设计及参数计算44.1 时基电路44.2 分频电路44.3闸门电路54.4 整形电路64.4.1 555施密特触发器64.4.2 相关计算74.5 逻辑控制电路84.5.1 延时电路84.5.2 相关计算84.6计数、锁存、译码、显示电路94.6.1计数器94.6.2 锁存器94.6.3 译码显示电路104.6.4 频率的计算公式115 工作过程分析116 元器件清单127 主要元器件介绍137.1 555定时器137.2 74ls90计数器147.3 74ls273锁存器157.4 七段显示译码器74ls48157.5 led显示器17小 结19致 谢20参考文献21附 录 a1 逻辑电路图22附 录 a2 实际接线图231 设计任务描述1.1 设计题目：数字频率计1.2 设计要求1.2.1 设计目的(1) 掌握数字频率计的构成,原理与设计方法；(2) 熟悉集成电路的使用方法。1.2.2 基本要求(1) 要求被测信号为方波,峰值为3v到5v(和ttl兼容),被测信号频率范围为0hz到9999hz；(2) 设计石英晶体振荡器及分频系统,闸门时间:10ms,0.1s,1s,10s；(3) 可控制的计数,锁存,译码显示系统。1.2.3 发挥部分(1) 被测信号为三角波信号；(2) 被测信号为正弦波信号。2 设计思路数字频率计是用数字显示被测信号频率的仪器，我的设计思路是将数字频率计的电路分为四大部分即：时基电路、分频电路、闸门电路、逻辑控制电路以及可控制的计数、锁存、译码、显示电路.时基电路：作用是产生一个标准时间信号。我用石英晶体振荡器来实现。分频电路：可以用74ls90将标准信号进行分频，从而获得的时基时间分别为10ms,0.1s,1s,10s。时基时间越长，得到的频率值就越准确，也就是说其量程越小。在我们将频率信号测定完之后，下面就将是待测信号与所接的频率结合，这里要用到一个jk触发器，他的作用是使频率信号的上升、下降沿在同一时间段内等同，这样与带测信号通过与门连接来实现频率的显示。闸门电路：它的目的是提供闸门开启的时间，该闸门可由一“与非”门充当。逻辑控制电路：在时基信号结束时产生的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清零信号，锁存信号和清零信号可由555单稳态触发器产生，它们的脉冲宽度由电路的时间常数决定。计数、锁存、译码、显示电路：锁存器的作用是将计数器在t结束时所计得的数进行锁存，使显示器上能稳地显示此时计数器的值。所示将些时，t计数时间结束时，逻辑控制电路发出锁存信号，将些时计数器的值送译码显示器。鉴于以上所需实现的功能，对每一步的器件选择就有了大致的设想。非矩形波整形成矩形波，在这里，我想到了555定时器的一种派生产品，施密特触发器。这部分的器件有74ls90、74ls273、74ls48、七段显示器。3 设计方框图待测信号555单稳态触发器锁码器译码器显示器门控分频器石英晶体震荡器逻辑控制电路计数器闸门电路4 各部分电路设计及参数计算4.1 时基电路时基电路图阻抗频率特性图这是一个石英晶体震荡电路,由他对总电路输出频率,且输出波形为矩形波,它能产生较高的标准频率，经分频器后可获得各种时基脉冲，时基信号的选择用开关控制。由阻抗频率响应可知,石英晶体的选频特性非常好,他有一个极为稳定的串联谐振频率fs,且等效品质因数q值很高。非门u30c的作用是将石英晶体振荡器产生的信号波转变成稳定的方波，产生标准的时间信号。4.2 分频电路分频电路图由于设计要求，时基信号分别为10ms,0.1s,1s,10s,所以要从1ms分频得到，因此可有74ls90十进制计数器异步连接对电路进行分频，当时基信号进入u 1的cp端时，当下降沿来临时，u1开始计数，计满10个数时，输出端qd由1变成0，从而产生1个下降沿给u5的cp端，由u5的输出端qa输出1，从而进行十分频，产生10ms的信号，后面同理产生0.1s,1s,10s的时间信号。4.3闸门电路 闸门电路 由分频器分出的时间信号进入jk触发器的cp端，使输出的频率信号的上升、下降沿在同一时间段内等同，然后使其与经过555施密特触发器整形的脉冲一起通过由“与非”门构成的闸门。4.4 整形电路4.4.1 555施密特触发器555施密特触发器整形电路图555工作波形 当ui由0上升至ucc*1/3时，uc1=1,uc2=0，触发器低电平置位，q=u0=1。 当ui上升，在ucc*1/3至ucc*2/3之间，uc1=1,uc2=1，触发器保持，q=u0=1。 当uiucc*2/3时，uc1=1,uc2=0，触发器低电平复位，q=u0=0。 当ui由ucc*下降至ucc*1/3时，uc1=1,uc2=0，触发器低电平置位，q=u0=1。若输入电压的波形是个三角波，则对应的输出波形如图所示，它是反相输出的施密特触发器。若输入电压为正弦波，同理。图4.2三角波整形为方波三角波整形为方波通过施密特触发器电路的信号为一组矩形波信号，这样的信号经过闸门时可以被闸门信号选择出来进行计算，因为从施密特触发器出来的信号是能够被ttl电路所识别的，而如果没有经过施密特触发器电路，这样的信号如果是严格的矩形波（即5v的矩形波信号，上下波动只有5%）就可以用来当作电路的被测信号，但如果是正弦波和锯齿波，那么，电路就无法识别出被测信号，得出的逻辑信号也既是错误的信号，无法得出正确的结果，也就说明电路存在缺陷，有兼容性的问题，这是我们不想要的结果，而施密特触发器电路轻而易举的解决了这个问题。4.4.2 相关计算课程设计总要求被测信号的峰值为3v到5v，所以就要求施密特触发电路的要低于3v的电压要求，我所选用的电压为2.8v ，而电路的小于2.8v即可，这样就可以达到设计的标准和要求了，如方程式4.1所示： （4.1）式中，且，经过计算可以得出，这使的为2.8v，而为2.2v，我所选用的为，那么为。4.5 逻辑控制电路4.5.1 延时电路逻辑控制电路此电路是由两个555定时器组成的，555定时器的作用是单稳电路延时作用。a2输出端out为一次延时输出端,用于输出锁寸信号。a1输出端out为二次延时输出端,用于输出清零信号。4.5.2 相关计算输出脉冲宽度等于暂稳态时间,也就是电容充电时间.uc(0+)=0 , uc()=vcc,uc(tw)=2vcc/3;tw=lnuc()- uc(0+)/ uc()- uc(tw) =rcln(vcc-0)/(vcc-3/2vcc) =rcln3 =1.1rcr电阻c电容tw延时时间4.6计数、锁存、译码、显示电路4.6.1计数器计数电路图由闸门出来的信号进入计数器u14的cp端，当下降沿进来时，u14开始计数，当u14计满十个数时，输出端qd由1变成0，此时出现一个下降沿，并将此下降沿传给u13的cp端，则u13计数为1，u14则又从0开始计数一直计到9，如此循环，计数器能从0开始一直计到9999，u14相当于计十进制数的个位数，u13计十位数，u12计百位数，u11计千位数。4.6.2 锁存器计数、锁存电路图锁存器的作用是将时基时间信号结束时所计得的数进行锁存，使显示器上能稳定的显示此时计数器的值，时基计数时间结束时，逻辑控制电路发出锁存信号，将此时计数器的数值直接送译码显示器。选用两个8位锁存器74ls273可以完成上述功能。当锁存信号cp的正跳变来到时，锁存器的输出等于输入，即q=d，从而将4个十进制计数器即个位、十位、百位、及的输出值送到7段译码驱动器74ls48。高电平结束后，无论d为何值，输出端的状态仍保持原来的状态不变。所以在计数期间内，计数器的输出不会送到译码显示器。8位锁存器74ls273是单片集成上升沿触发的触发器，它用直接清零输入执行d型触发器的逻辑功能，在时钟脉冲的正跃跳沿上传到q输出端.4.6.3 译码显示电路译码显示电路图74ls48为低电平有效，它为集电极开路输出结构，工作时必须外接集电极电阻。当lt1，rbi0且输入代码dcba0000时，各段输出ag均为低电平，与bcd码相应的字形熄灭，故称“灭零”。利用lt=1与rbi=0可以实现某一位的“消隐”。此时bi/rbo是输出端，且rbo=0。4.动态灭零输出rbobi/rbo作为输出使用时，受控于lt和rbi。当lt1且rbi0，输入代码dcba=0000时，rbo=0；若lt=0或者lt1且rbi1，则rbo=1。该端主要用于显示多位数字时，多个译码器之间的连接。从功能表还可看出，对输入代码0000，译码条件是：lt和rbi同时等于1，而对其它输入代码则仅要求lt1，这时候，译码器各段ag输出的电平是由输入bcd码决定的，并且满足显示字形的要求。4.6.4 频率的计算公式f=n/tn:显示器显示的数值。t：闸门时间5 工作过程分析数字频率计的工作过程大致如下：首先为整个电路输入方波信号。然后由石英晶体震荡器和分级分频系统及门控制电路得到具有固定宽度t的方波脉冲做门控制信号,时间基准t称为闸门时间，这里主要是利用了74ls90器件的分频功能，它将输出的频率依次按十进制缩小，测量时可按照需要任意选取。选取完量程后时基信号有两个走向，一是走向逻辑控制电路，另一个是走向由jk触发器构成的门控电路。当时基信号与方波信号通过闸门时，闸门开启，这时输入信号和时基信号共同作用由输出端产生一个脉冲进入计数器进行计数，简单的说这里时基信号的作用就是提供一个标准的时间，而这个与“与非”门就是为了实现标准时间内输入信号通过的脉冲个数，当这个时基信号结束时闸门关闭。最后在时基信号结束时，既当它的下降沿到来时,它通过逻辑控制电路的时候会产生一个负跳变用来充当锁存信号，而锁存信号的负跳变又会产生清零信号,当一个时基信号结束后,逻辑控制电路发出锁存信号将此时计数器上的结果通过显示器显示出来, 而在锁存信号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零，其中它们的脉冲宽度有本身电路的时间常数所决定。发挥部分：一，输入信号为三角波，通过施密特触发器转变为方波信号。二，输入信号为正弦波，通过施密特触发器转变为方波信号。6 元器件清单l 元件名称l 规格及用途l 数量74ls90计数器1274ls273锁存器274ls48译码器474ls04非门374ls00(与非门)闸门1石英晶体震荡器产生脉冲1555延时电路及整形电路3显示器显示脉冲个数4电容时基电路及控制电路7电阻时基电路及控制电路32开关分频电路1jk-ff门控电路1 7 主要元器件介绍7.1 555定时器 555定时器的引脚图 它的各个引脚功能如下：1脚：外接电源负端vss或接地，一般情况下接地。2脚：低触发端 3脚：输出端vo4脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、th处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：vc为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01f电容接地，以防引入干扰。 6脚：th高触发端7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。8脚：外接电源vcc，双极型时基电路vcc的范围是4.5 16v，cmos型时基电路vcc的范围为3 18v。一般用5v。 在1脚接地，5脚未外接电压，两个比较器a1、a2基准电压分别为的情况下，555时基电路的功能表如表7.3.1所示。 清零端高触发端th低触发端qn+1放电管t功能00导通直接清零10导通置011截止置11qn不变保持555定时器的功能表7.2 74ls90计数器74ls90引脚图复位输入输出r0(1) r0(2) r9(1) r9(2) qd qc qb qa h h l x l l l l h h x l l l l l x x h h h l lh x l x l 二进制计数五进制计数8421码十进制计数5421码十进制计数l x l x l x x l x l l x h=高电平l=低电平x=不定74ls90功能表74ls90集成异步计数器具有三种功能：异步清零，异步置9，异步计数。有四种计数：二进制计数，五进制计数，8421码十进制计数，5421码十进制计数。7.3 74ls273锁存器: 锁存器是计算机和其他数字系统中用来储存代码或数据的逻辑部件。他的主要组成是触发器。4位集成锁存器74ls273的引脚图如图所示，其中en是异步清零控制端。a-d为数据输入端，在cp脉冲上升沿作用下，a-d端的数据被并行的存入锁存器中。输出数据可以并行从qa-qd端引出。74ls273是边沿触发器，具有公共时钟和清除功能。可以作为缓冲器、存储器、和位移寄存器。74ls273八d型触发器管脚图s输入输出qn清除时钟dlxxlhhhhllhlxq0 74ls273八d型触发器功能表7.4 七段显示译码器74ls48 74ls48引角图十进制数或功能输入 bi/rbo输出 lt rbidcba a b c d e f g0hxllllhononononononoff1hxlllhhoffononoffoffoffoff2hxllhlhononoffononoffon3hxllhhhononononoffoffon4hxlhllhoffononoffoffonon5hxlhlhhonoffononoffonon6hxlhhlhoffoffononononon7hxlhhhhonononoffoffoffoff8hxhlllhononononononon9hxhllhhonononoffoffonon10hxhlhlhoffoffoffononoffon11hxhlhhhoffoffononoffoffon12hxhhllhoffoffonoffoffonon13hxhhlhhonoffonoffoffonon1415hhxxhhhhhhlhhhoffoffoffoffoffoffonoffonoffonoffonoffbixxxxxxxoffoffoffoffoffoffoffrbihlllllloffoffoffoffoffoffoffltlxxxxxxononononononon74ls48共阴七段译码器/驱动器功能表74ls48是七段显示译码器，它是分段数码管利用不同发光段组合的方式显示不同数码的。为了使数码管能够将数码所代表的数显示出来，必须将数码经译码器译出，然后经过驱动器点亮所对应的段。74ls48输出高电平有效，用以驱动共阴极显示器。该集成显示器设有多个辅助控制端，以增强器件的功能。它有3个辅助控制端lt、rbi、bi/rbo，现分别简要说明如下： 灭灯输入bi/rbobi/rbo是特殊控制端，有时作为输入，有时作为输出。当bi/rbo作输入使用且bi=0时，无论其他输入端是什么电平，所有各段输出ag均为0，所以字形熄灭。 试灯输入lt当lt=0时，bi/rbo是输出端，且rbo=1，此时无论其他输入端是什么状态，所有各段输出ag均为1，显示字形。该输入端常用于检查74ls48本身及显示器的好坏。 动态灭零输入rbi当lt=1，rbi=0且输入代码dcba=0000时各段输出ag均为低电平，与bcd码相应的字形熄灭，故称“灭零”。利用lt=1与rbi=0可以实现某一位0的“消隐”。此时bi/rbo是输出端，且rbo=0。 动态灭零输入rbobi/rbo作为输出使用时受控于lt和rbi。当lt=1且rbi=0，输出代码dcba=0000时，rbo=0；若lt=1且rbi=1，则rbo=1。该端主要用于显示多位数字时，多个译码之间的连接。 由功能表还可以看出，对输入代码0000，译码条件是：lt和rbi同时等于1，而对其他输入代码则仅要求lt=1，这时候，译码器各段ag输出的电平是由输入bcd码定的。7.5 led显示器 led显示器(2)功能介绍7段led显示器字符段码led显示器在许多的数字系统中作为显示输出设备，使用非常广泛。它的结构是由发光二极管构成如图所示的a、b、c、d、e、f和g七段，并由此得名，实际上每个led还有一个发光段，一般用于表示小数点，所以也有少数的资料将led称为八码管。led内部的所有发光二极管有共阴极接法和共阳极接法两种，即将led内部所有二极管阴极或阳极接在一起并通过com引脚引出，并将每一发光段的另一端分别引出到对应的引脚，led的引脚排列一般如图所示，使用时以具体型号的led资料为依据。通过点亮不同的led字段，可显示数字0，1,，9和a，b，c，d，e，f等不同的字符及自定义一些段发光代表简单符号。com端接5v电压，其它引脚端通过限流电阻接到锁存器74act11373的输出，当各段输入端为逻辑“1”，对应的led不亮；各段输入端为逻辑“0”时，对应led才发亮。使用时要根据led正常发光需要的电流参数估算限流电阻取值。电阻取值越小，电流大，led会更亮，但要注意长时间过热使用烧坏led。led多数情况用于显示十进制数字，要将09的数字用7段显示，必须将数字转换为led对应七段码的信息，比如，要显示“0”，就是让a、b、c、d、e和f段发光，显示“1”，让b和c段发光，等等如表3.2.1所示。然后根据led是共阴极还是共阳极接法确定led各输入端应接逻辑1还是逻辑0，如果是共阳接法，要显示“0” 时，a、b、c、d、e和f段就要输入逻辑0，共阴极接法则恰巧相反。也就是说，对于共阴极和共阳极两种不同的接法，显示同一个字符时，对应的显示段码是不同的，互为反码。下表列出了这两种接法下的字形段码关系表。表中的段码数字是以led的8段与二进制字节数以下列对应关系为前提得到的：比如为了显示“0”，对应共阴极应该使d7d6d5d4d3d2d1d0 = 00111111b，即3fh；对共阳极应该使d7d6d5d4d3d2d1d0 = 11000000b，即c0h。如表所示，从表中可以看出，对于同一个显示字符，共阴极和共阳极的七段码互为反码。小 结经过一周的数字电子课程设计实习，我掌握了不少知识。因为这次设计安排在第18周，临近期末考试，所以时间有所仓促，不过我还是努力的完成了这次设计。 我的设计题目是数字频率计，在这一周的时间里我查阅了很多的相关书籍，在网上也浏览了许多相关资料。最终我发现做这次设计是一件多麽困难的事，经过几天几夜的艰苦奋战，终于将原理图设计出来，后来又经过老师的纠正与指点，我渐渐的完善了设