计算机硬件技术基础PPT电子课件教案-第二章 计算机的工作原理与指令系统.ppt

第 1 页 第二章 计算机的工作原理与指令系统 本章主要内容 2.1 计算机系统的硬件结构 计算机的五大主要部件、总线结构。 2.2 cpu的组成与工作原理 cpu的组成、工作原理，数据表示、编码和运算，cpu 控制，x86结构。 2.3 内存的组成及读写原理 内存组成和基本结构，读写方式，内存与cpu的接口， 堆栈操作。 2.4 指令系统 指令系统的概念，寻址，x86指令系统简介。 2.5 计算机的工作过程 cpu的基本工作过程 第 2 页 2.1 计算机系统的硬件结构 2.1.1 计算机的主要部件 计算机五大基本部件： 运算器控制器 内存储器 输入设备输出设 备 外存储器 控制 数据 地址或指令 cpu 主 机 外 设 存储器 cpu 主 机 外 设 cpu = 运算器+控制器+寄存器 central processing unit mpu = 一块ic的cpu micro processing unit 运算器 执行全部的算术和逻辑 运算。 控制器 计算机的控制中心，控 制和同步其他各个部件。 存储器 计算机的主要记忆部件 ，以字节为单位的、线性 编址的二进制记忆部件。 输入、输出设备 通过接口电路连接到总 线的计算机外部设备。 第 3 页 2.1.2 计算机的总线结构 总线(bus)：能为多个部件服务的公共信息传送线路，分时地 发送与接收各部件的信息。 总线信息：地址信息(地址总线)、数据信息(数据总线)和控制 信息(控制总线) 地址总线(ab)：单向，用于向内存、外部端口传输地址 信息。 数据总线(db)：双向，传输各种数据信息。 控制总线(cb)：传输控制信息。包括读写、中断等。 系统总线 cpu 内存 接口 外部设备 接口 外部设备 . 单总线结构 第 4 页 连接到总线上的设备主要有： cpu 一般情况下总线由cpu控制 内部存储器 是完全被动的总线设备 接口电路 所有外部设备必须通过接口电路连接到计算 机，不同的接口电路可能拥有不同的端口地址、中断等。 总线的特点 公共性、高速性、标准性。 单总线和多总线 多总线计算机系统中同时存在多条总线。目前微机算 机中都是采用多总线结构。 解决不同的部件速度不一致的问题。 为存储器设计专用的数据通道。 兼容符合不同的总线标准的设备。 2.1.2 计算机的总线结构 第 5 页 2.2 cpu的组成与工作原理 cpu主要包括运算器和控制器 1运算器 alu：arithmetic and logical unit 累加器a：n位的寄存器， 用于保存运算过程中的有 关数据。 缓存器r（暂时寄存器） ：n位寄存器，接收来自 累加器和数据总线的数据 。 加法器：由n个全加器 构成。 数据总线 加法器 暂存器 r 累加器a 暂存器 第 6 页 2.2.1 中央处理器的基本构成 2.控制器 程序计数器pc，又称指令 计数器、指令指针（ip） 指令寄存器ir 指令译码器id，又称操作 码译码器、指令功能分析解释 器。 地址形成部件 微操作信号发生器，确定 完成指令所需要的步骤及完成 每一步骤所需要的控制信号组 合。 时序部件，产生定时信号 第 7 页 2.2.1 中央处理器的基本构成 cpu中的寄存器组 3. cpu中的寄存器组 按功能分有通用寄存器和专用寄存器 通用寄存器 存放原始数据和运算结果 作为变址寄存器、计数器、地址指针等。 专用寄存器 程序计数器pc、指令指针ip 指令寄存器ir等 状态标志寄存器，主要包括两部分内容： 状态标志，如：进位标志、结果为零标志 等，大多数运算类指令的执行将会影响到这些标 志位。 控制标志，如：中断标志、陷阱标志等。 第 8 页 2.2.2 计算机中数据信息的表示 数字化信息编码的概念： 在计算机内一切信息必须进行数字化编码（即用 二进制代码形式），才能在机内传送、存储和处理。 输入 电路 10110101 计算机 主机 10100010 输出 电路 二进制：只有0和1，记数按“逢二进一”规律，第k位权是2k。 二进制 十进制 bnbn-1bn-2 b0 = dndn-1dn-2 . d0 = bkx2k k=0 n dkx10k k=0 n 1011=1x23+0x22+1x21+1x20 325 = 3x102 + 2x101 + 5x100 = 1x8 + 0x4 + 1x2 + 1x1 = 3x100 + 2x10 + 5x1 第 9 页 二进制： b7 b6 b5 b4 b3 b2 b1 b0 权值： 128 64 32 16 8 4 2 1 27 26 25 24 23 22 21 20 二进制小数：小数点后第k位权值位2-k = 1/2k。 1101.1001 (二进制) = 1x8 + 1x4 + 0x2 + 1x1 + 1x0.5 + 0x0.25 + 0x0.125 + 1x0.0625 = 13.5625 (十进制) 二进制：0 . b-1 b-2 b-3 b-4 权值： 0.5 0.25 0.125 0.0625 2-1 2-2 2-3 2-4 1/2 1/4 1/8 1/16 2.2.2 计算机中数据信息的表示 二进制 第 10 页 原码、反码和补码 原码：二进制的最高位为符号位，0正1负，其余各位同无符号二 进制。 125d原 = 0 1111101 -125d原 = 1 1111101 符号位 数值位 8位原码表示数的范围：-127 +127，且00000000和 10000000含义相同。 反码：正数的反码和原码相同，负数的反码为其原码将数 值位求反，即0变1，1变0。 125d反 = 0 1111101 -125d反 = 1 0000010 符号位 数值位 2.2.2 计算机中数据信息的表示 原码、反码和补码 第 11 页 8位反码表示数的范围：-127 +127，且0 0000000和 11111111含义相同。 补码：正数的补码和原码相同，负数的补码为其原码将数值 位求反+1。 125d补 = 0 1111101 -125d补 = 1 0000011 符号位 数值位 8位补码表示数的范围：-128 +127，最主要的优点是在 加、减运算时不需要判断符号位，所以cpu在进行有符号数 的加、减运算时用的是补码。 例：分别求出十进制数78d和-120d的原码、反码和补码。 将78d和120d分别转换成二进制： 2.2.2 计算机中数据信息的表示 原码、反码和补码 第 12 页 78d和-120d的原码： 78d原 = 0 1001110-120d原 = 1 1111000 78d和-120d的反码： 78d反 = 0 1001110-120d反 = 1 0000111 78d和-120d的补码： 78d补 = 0 1001110-120d补 = 1 0001000 2 | 1 2 0 2 | 6 0 0 2 | 3 0 0 2 | 1 5 0 2 | 7 1 2 | 3 1 2 | 1 1 0 1 120d = 1111000 2 | 7 8 2 | 3 9 0 2 | 1 9 1 2 | 9 1 2 | 4 1 2 | 2 0 2 | 1 0 0 1 78d = 1001110 2.2.2 计算机中数据信息的表示 原码、反码和补码 第 13 页 2.2.2 计算机中数据信息的表示 原码、反码和补码 三种机器数的比较 对于正数它们相等，而对于负数各有不同的表示。 补码和反码的符号位可作为数值位的一部分看待， 但原码的符号位不允许和数值位同等看待。 原码和反码各有两种零的表示法，而补码具有唯一 的一种零的表示法。 原码、反码表示的正、负数范围相对零来说是对称 的，但补码负数表示范围较正数表示范围宽。 补码的运算 x补+y补=x+y补 x补-y补=x-y补=x补+-y补 第 14 页 2.2.2 计算机中数据信息的表示 原码、反码和补码 符号扩展：如将8位转换为16位 原码的符号扩展 正数：0010 1001 0000 0000 0010 1001 负数：1010 1001 1000 0000 0010 1001 反码的符号扩展 正数：0010 1001 0000 0000 0010 1001 负数：1010 1001 1111 1111 1010 1001 补码的符号扩展 正数：0010 1001 0000 0000 0010 1001 负数：1010 1001 1111 1111 1010 1001 80x86有符号扩展的专用指令。 第 15 页 2.2.3 算术运算与逻辑运算的实现 逻辑运算 逻辑运算 一般cpu有与、或、非、异或等逻辑指令。逻辑运算是 按位进行的，位与位之间没有进位/借位的关系。 第 16 页 2.2.4 控制信号的产生 1. 时序系统 与cpu时序有关的基本概念 指令周期：一条指令从取出、分析、取数到执行完 该指令所需的全部时间。不同指令的指令周期可能不 同。 机器周期：每个机器周期完成一个任务(指令中的一 个步骤)。若干个机器周期组成一个指令周期。 时钟周期：时钟脉冲信号的间隔时间称为时钟周期 ，cpu的任何操作都是在时钟脉冲的统一控制下一步一 步地进行的。机器周期由若干时钟周期组成。 总线周期：在微型计算机中，cpu与外部系统（内存 或外设）的信息交换都是通过总线进行的，将cpu一次 访问（即读或写）内存或外设所花费的时间，称为总 线周期。 第 17 页 机器周期机器周期 指令地址操作数地址 cpu时钟 地址总线 数据总线指令操作数 . 指令周期 一个最基本的机器周期由多个(个数可能不同)时钟周期组成 。 执行一条指令需要多个(个数可能不同)机器周期 。 2.2.4 控制信号的产生 第 18 页 2.2.4 控制信号的产生 控制电路的硬件实现方法 2控制器电路的硬件实现方法 控制器的核心是微操作信号发生器，它的输入是译码 后的指令操作码，输出是微操作控制命令。微操作信号 发生器的两种实现方法： 硬布线控制器 硬布线控制器，采用组合逻辑技术实现，特点： 指令执行速度快 微操作信号发生器的结构不规整，设计、调试困难，难以实现 设计自动化。 微程序控制器 把微操作控制命令代码化，用微指令实现机器指令，特 点： 设计规整、调试以及更改、扩充指令方便，易于实现自动化设 计。 增加了一级控制内存，指令的执行速度比硬布线控制器慢。 第 19 页 2.2.5 典型cpu的总体结构 8086的内部结构 由两 个独 立的 部件 ：执 行部 件eu 和总 线接 口部 件biu 构成 。 18086的内部结构 运算器 数据寄存器组 控制器 指令队列 地址加法器 段寄存器 第 20 页 执行部件eu 负责执行指令 完成取指令(内部)、译码、产生指令所需的各种控 制信号。 alu进行算术、逻辑运算。 通用寄存器组暂存操作数据或中间结果。 总线接口部件biu 负责与外部的信息交 换。 从内存取指令(外部)送到指令队列，完成指令缓冲 。 根据eu送来的16位偏移地址，通过地址产生器生成 20位的物理地址。 配合eu的请求，完成与cpu外部的数据交换。 eu和biu是两个独立的工作部件，在大多数情 况下，它们能并行重叠操作，在eu执行指令的同时， biu也在进行取指令、读操作数或存入结果数据的操作 。 2.2.5 典型cpu的总体结构 8086的内部结构 第 21 页 2.2.5 典型cpu的总体结构 8086的寄存器结构 8个16位通用寄存 器： 4个16位数据寄存器( 可分为2个8位) 2个16位变址寄存器 2个16位指针寄存器 。 指令指针寄存器 ip 存放当前要执行的 指令的偏移量地址。 4个段寄存器 cs、ss、ds、 es分别存放代码段、堆 栈段、数据段和附加数 据段的段地址。 标志寄存器 ahal bhbl chcl dhdl flags sp bp si di ip cs ds ss es ax(累加器) bx(基址寄存器) dx(数据寄存器) cx(记数器) (源地址寄存器) (目的地址寄存器) (堆栈指针寄存器) (基址指针寄存器) 指令指针寄存器 标志寄存器 代码段寄存器 数据段寄存器 附加段寄存器 堆栈段寄存器 数据 寄存器 变址 寄存器 指针 寄存器 段寄 存器 通 用 寄 存 器 28086的寄存器结构 第 22 页 15 14 131211 of 10 df 9 if 8 tf 7 sf 6 zf 54 af 32 pf 10 cf of 溢出1 = 溢出标志有符号数运算结果溢出 df 方向1 = 减，0 = 增用于字符串指令 if中断1 = 允许用于外部中断开关 tf 单步1 = 单步状态用于单步调试程序 sf 符号1 = 负，0 = 正标志运算结果的符号 zf 零1 = 零，0 = 非零标志运算结果是否为0 af 辅助进位1 = 有进位/借位半字节间的进位/借位 pf 奇偶1 = 偶，0 = 奇运算结果中1的个数 cf 进位1 = 有进位/借位运算是否产生进位/借位 2.2.5 典型cpu的总体结构 标志寄存器 标志寄存器用于存放运算结果的属性，和控制标志。 第 23 页 2.3 内存的组成与读写原理 2.3.1 内存组成 1. 三级存储系统 计算机系统中，规模较大 的存储器往往分成若干级，称存 储系统。 cache：高速缓冲存储器 cache是比内存容量小得多的、但 速度比内存快得多的高速存储器。 cache的作用是为了提高cpu对内 存的访问速度。对用户透明。 cpu内部的cache称为一级cache （l1 cache）cpu外部的cache称为 二级cache（l2 cache） 内部存储器 主存储器。 外部存储器（辅助存储器） 硬盘、软盘、光盘、u盘、磁带等。 cpu寄存器 cache 内部存储器 外部存储器 第 24 页 2.3.1 内存组成 内部存储器的的基本结构 2.内存储器的的基本结构 由2k个存 储单元组成 ，单元的编 号是地址。 每个单元可 以是1/4/8位 。 接收并暂 存来自地址 总线(ab)的 地址信号。 将k位地 址变换成2k 个输出控制 信号，每个 控制信号对 应一个存储 单元。 写存储器 时暂存来自 数据总线的 (db)数据。 读存储器 时暂存来自 存储体的数 据。 第 25 页 2.3.1 内存组成 内存的存储单元 3.内存的存储单元 存储单元是cpu对主存 储器的最小访问单位，一 般为字节(8位)。 e w r 选 写 读 通 0/1 d0数据 0/1 d1数据 0/1 d2数据 0/1 d3数据 0/1 d4数据 0/1 d5数据 0/1 d6数据 0/1 d7数据 0/1 d数据 e w r 选 写 读 通 ewr 0xx无操作 100无操作 101读 110写 111非法 断开 断开 输入 输出 数据线操作 第 26 页 2.3.2 内存的读写 内存和cpu之间的连接 2. cpu对内存的基本操作 读操作：地址abar read 等 待mfc (数 据)drdb 写操作：地址abar 数 据dbdr write 等 待mfc 同步内存存取和异步内存存取 异步内存存取：cpu和内存间没有统一的时钟，由 mfc通知cpu内存工作已完成。 同步内存存取：cpu和内存采用统一时钟，同步工作 ，不需要mfc。 mfc = memory function complete 存储器功能完成。 第 27 页 2.3.3 典型微机的内存接口 1. 内存编址：最常用的编址方式是字节编址。 一个字(双字/四倍字)的地址是最低地址字节的地址。 一个字(双字/四倍字)存放在从偶数(4的整数倍/8的整数 倍)开始的存储器单元中，称为规则存放；反之称为非规 则存放。 读写规则字(双字/四倍字)只需一个总线周期，而读写非 规则字(双字/四倍字)则需要两个存储周期。 2. 内存接口 数据总线宽度：一次最多能并行传送的二进制位数， 称为数据通路宽度。 存储器数据线数目：一般情况下和数据总线宽度相等 。 cpu的位宽：和总线宽度不一定相等。 第 28 页 字节 字 双字 4字 n+7 n+6 n+5 n+4 n+3 n+2 n+1 n 地址 字节 低字节高字节 低字高字 低双字高双字 地址给出的是数据占用的最小地址单元 字节(8位)：(10000h) = 12h, (10001h) = 34h 字(16位) ：(10002h) = 2345h 双字(32位) ：(10004h) = 55667788h 四倍字(64位) ：(10008h) = 0123456789012345h 12 34 45 23 88 77 66 55 45 23 01 89 67 45 23 01 10000h 10002h 10008h 10004h 2.3.3 典型微机的内存接口 数据在存储器中的存放图例 第 29 页 2.3.4 内存堆栈与堆栈操作 1. 堆栈 堆栈是一种按“后进先出 ”(lifo)进行存储器访问的 存储器访问方式。 一般在内存中划出一段区 域用作堆栈，这一区域被称 作堆栈区间。 堆栈的大小可变，栈底固 定，栈顶浮动，用一个专门 的寄存器作为堆栈栈顶指针 。 在80x86中，堆栈 的栈底地址大于栈顶地址。 堆栈操作作用 中断时的断点 返回地址 参数的传递 栈顶 高地址端 栈底 sp 堆栈指针 堆 栈 区 第 30 页 2.3.4 内存堆栈与堆栈操作 2. 堆栈操作： 进栈操作 (sp)-2 sp修改栈指针 (a)(sp) 将a中的内容传送到栈顶单元(压入) 出栈操作 (sp)a 将栈顶单元内容传送到a中(弹出) (sp)+2 sp 修改栈指针 2是堆栈操作的字节数，在8086cpu中堆栈以字为操 作单位。 堆栈操作既不是在堆栈中移动它所存储的内容，也不 是把已存储在栈中的内容从栈中抹掉，而是通过调整堆 栈指针而给出新的栈顶位置，以便对位于栈顶位置的数 据进行操作。 第 31 页 2.4 指令系统 2.4.1 指令系统简介 cpu指令(机器指令)：是cpu功能的体现，是用二进 制代码表示的指令，是唯一可以被cpu直接识别和执行 的程序。 指令系统：是cpu全部指令的集合，不同的cpu有不 同的指令系统。 汇编指令：是机器指令一种利于记忆的符号(助记符)， 用助记符指令编写的程序就是汇编程序。 同系列的cpu必须保持指令系统的兼容性。新一代 cpu的指令系统必须包含老一代cpu的全部指令。 1指令的组成 指令由操作码字段(op，指明操作功能)和地址码字 段 (a,或称操作数字段，指明操作数)两部分构成。 opa 操作码字段 操作数字段(地址码字段) 第 32 页 2.4.1 指令系统简介 2. 指令的操作码 指令的操作码字段表明了所执行的操作。指令系统中 的每一条指令都有一个唯一确定的操作码。 3. 地址码结构 运算的操作数和运算结果存放的地址。 根据指令功能的不同，地址码字段可以含有单地址、 双地址或三地址结构，少量指令无地址码字段。 4. 指令格式 如：intel 8086 cpu加法指令 add cl, bh，将寄存器cl和bh 相加，和送到cl寄存器。该指令由两个字节构成：02cfh。 02cfh=00000010 11001111：其中 000000=add 1=目标为寄存器0=字节运算 11=寄存器方式 001=cl111=bh。 第 33 页 2.4.1 指令系统简介 5. 指令类型 cpu的指令按功能可以分成： 传送类指令 寄存器、存储器之间的数据传送。 运算类指令 、逻辑、位移等。 程控类指令 转移、循环、子程序等 i/o类指令 和外部设备的数据交换。 处理器控制指令 第 34 页 2.4.2 指令的寻址方式 寻址方式获得操作数的方式 每种cpu的指令系统都有自己的一套寻址方式 与数据有关的寻址方式：寻找操作数的地址 与转移地址有关的寻址方式：寻找指令的转移地址 80x86系列微处理器与数据有关的寻址方式： 立即数寻址数据在指令中 寄存器寻址数据在cpu寄存器中 存储器寻址数据在存储器中 直接寻址 寄存器间接寻址例如 基址变址寻址mov ax, 123 寄存器相对寻址add bl, 1000 相对基址变址寻址mov cx, si 比例变址寻址。 第 35 页 1.立即数寻址 操作数在指令中立即数。 如加法指令中12d就是立即数。 add ax,12d (将寄存器ax加12) 立即数用后缀字母说明数制，二进制后缀b，十进制后缀d ，十六进制后缀h。无后缀时默认为十进制。 数字开头，立即数可能是8位、16位、32位立即数。 2. 寄存器寻址 操作数在通用寄存器中寄存器数。 8位寄存器: ah、al、bh、bl、ch、cl、dh、dl。 16位寄存器: ax、bx、cx、dx、si、di、bp、sp。 32位寄存器: eax、ebx、ecx、edx、esi、edi、ebp、 esp。 2.4.2 指令的寻址方式 第 36 页 3. 存储器寻址 存储器寻址存储器的定位方式 intel 8086、80286 cpu有5种存储器寻址方式，intel 32位 cpu增加第6种寻址方式。 + 偏移地址 ds 存 储 器 操作数 2.4.2 指令的寻址方式 直接寻址：直接给出有效地址(偏移量) 格式为：偏移地址 第 37 页 如指令： mov ax, 2345h 操作数 2345h为立即寻址， 指令功能： (ds:2345h) (ax) 或(ds:2345h) (al) (ds:2346h) (ah) 如(ds) = 1200h (14345h) (al) (14346h) (ah) 段地址ds 偏移地址2345h 代码段 数据段 ax寄存器 段地址cs 第 38 页 其他的存储器寻址存储器寻址通式 8086,80286使用16位寻址方式，从80386开始扩充32位 寻址方式。 16位寻址方式通式： 基址寄存器+变址寄存器+常量 基址寄存器bx, bp 变址寄存器si, di 常量8位/16位常数 16位寻址方式名称 常量 直接寻址 基址/变址寄存器 寄存器间接寻址 基址/变址寄存器 + 常量 寄存器相对寻址 基址寄存器 + 变址寄存器 基址变址寻址 基址寄存器 + 变址寄存器 + 常量 相对基址变址寻址 2.4.2 指令的寻址方式 第 39 页 32位寻址方式通式： 基址寄存器+变址寄存器x比例因子+常量 基址寄存器 任一32位通用寄存器 变址寄存器 esp之外的32位通用寄存器 比例因子 1 / 2 / 4 / 8 常量 8位/32位常数 32位寻址方式及其名称： 比例=1：基址寄存器+变址寄存器+常量 功能和名称同16位寻址 变址寄存器x比例 比例变址寻址 基址寄存器+变址寄存器x比例 基址比例变址寻址 基址寄存器+变址寄存器x比例+常量 相对基址比例变址寻址 2.4.2 指令的寻址方式 第 40 页 2.4.2 指令的寻址方式 操作数的类型和关系 操作数 立即数寄存器数存储器数 相对基址变址寻址 基址寄存器+变址寄存器+常量 相对基址比例变址寻址 基址寄存器+变址寄存器x比例+常量 基址变址寻址 基址寄存器+变址寄存器 寄存器相对寻址 基址/变址寄存器+常量 寄存器间接寻址 基址/变址寄存器 直接寻址 常量 基址比例变址寻址 基址寄存器+变址 寄存器x比例 比例变址寻址 变址寄存器x比例 第 41 页 汇编语句包括2类： 指令语句：每一条指令语句对应一条cpu机器指令，产生 相应的cpu动作。 伪指令语句：不对应cpu机器指令，用于设定段结构、数 据结构等。 关于指令： 有操作码和操作数2部分； 不同的指令的编码长度(字节数)不同； 不同的指令的执行时间不同； 大多数指令的数据宽度取决于操作数。 2.4.3 x86指令系统举例 第 42 页 1. 数据传送指令 mov 传送指令 指令格式：mov dest, src 功能：dest src 例如 mov ax, 1 mov cl, 1200 mov 1000h, 23 寄存器 reg 存储器 mem 段寄存器 sreg 立即数 data 合法的传送方向 2.4.3 x86指令系统举例 mov reg:寄存器 sreg:段寄存器 mem:存储器 imm:立即数 第 43 页 加减运算 add dest, src(dest)(dest)+(src)二进制加 adc dest, src(dest)(dest)+(src)+(cf)二进制带进位加 sub dest, src(dest)(dest)-(src)二进制减 sbb dest, src (dest)(dest)-(src)-(cf) 二进制带借位减 2.4.3 x86指令系统举例 加减指令 如：(dest)=10001001b, (src)=11100000b，作加、减运算 dest src 和(add) 差(sub) 10001001 11100000 01101001 10101001 第 44 页 mul 无符号乘 mul r8/m8(al)(r8/m8)(ax)无符号字节乘 mul r16/m16(ax)(r16/m16)(dx.ax)无符号字乘 div 无符号除 div r8/m8(ax)(r8/m8)商(al),余数(ah)无符号字节除 div r16/m16 (dx.ax)(r16/m16)商(ax),余数(dx)无符号字除 例如：计算121056 , 5432123 mov ax, 1210; 1210=04bah mov bx, 56; 56=38h mul bx; 积=67760-(dx.ax) dx=1, ax=08b0 mov ax, 5432; 5432=1538h mov bl, 123; 123=7bh div bl; 商=44-al, 余数=20-ah 可以通过debug验证 2.4.3 x86指令系统举例 乘除指令 第 45 页 逻辑指令 not reg/mem(reg/mem) (reg/mem) 逻辑非 and dest, src(dest) (dest)(src) 逻辑与 or dest, src(dest) (dest)(src) 逻辑或 xor dest, src(dest) (dest) (src) 逻辑异或 + 2.4.3 x86指令系统举例 逻辑指令和位移指令 逻辑位移 sh