基于VERILOG HDL设计的自动数据采集系统.doc

基于verilog hdl设计的自动数据采集系统 摘要：介绍了一种采用硬件控制的自动数据采集系统的设计方法，包括数字系统自顶向下的设计思路、verilog hdl对系统硬件的描述和状态机的设计以及max plusii开发软件的仿真。设计结果表明：该采集系统具有很高的实用价值，极大地提高了系统的信号处理能力。 随着数字时代的到来，数字技术的应用已经渗透到了人类生活的各个方面。数字系统的发展在很大程度上得益于器件和集成技术的发展，著名的摩尔定律（moores law）的预言也在集成电路的发展过程中被印证了，数字系统的设计理念和设计方法在这过程中发生了深刻的变化。从电子cad、电子cae到电子设计自动化（eda），随着设计复杂程度的不断增加，设计的自动化程度越来越高。目前，eda技术作为电子设计的通用平台，逐渐向支持系统级的设计发展；数字系统的设计也从图形设计方案向硬件描述语言设计方案发展。可编程器件在数字系统设计领域得到广泛应用，不仅缩短了系统开发周期，而且利用器件的现场可编程特性，可根据应用的要求对器件进行动态配置或编程，简单易行地完成功能的添加和修改。在现代工业的发展中，实时测控系统得到广泛应用，这就对高速数字信号处理系统提出了更高的要求。因为要涉及大量的设计，为了提高运算速度，应用了大量dsp器件。数字采集系统是整个系统的核心部分之一，传统方法是应用mcu或dsp通过软件控制数据采集的模/数转换，这样必将频繁中断系统的运行从而减弱系统的数据运算，数据采集的速度也将受到限制。因此，dsp cpld的方案被认为是数字信号处理系统的最优方案之一，由硬件控制模/数转换和数据存储，从而最大限度地提高系统的信号采集和处理能力。1 系统总体方案数据采集系统是基于dsp的信号处理系统中的一部分。框图如图1所示。该数字信号处理系统用于随机共振理论在弱信号检测中的应用研究中。整个系统由信号放大、信号滤波、信号采样、高速数字信号处理、与主计算机的高速数据传输接口等部分组成。其中，信号放大是对输入信号进行调理 以满足采样的要求；信号滤波是防止信号产生“混叠现象”；信号采样是完成模拟信号的数字化；高速数字信号处理是在建立随机共振模型的基础上完成各种算法；与主计算机的高速数据传输接口是满足信号检测的实时性，将dsp处理的数据传给计算机以进行进一步的处理。基于verilog hdl设计的自动状态机由硬件控制a/d转换以及自动向fifo中存储数据，采样频率由dsp系统输出时钟确定，当采样数据达到一帧时，fifo向dsp申请中断，dsp系统启动dma完成数据读取。这期间数据采集不中断，从而实现连续的实时数据采集和实时数据处理。数据采集系统由a/d芯片max196、逻辑控制芯片epm7128、fifo芯片cy7c425组成。控制逻辑用verilog hdl语言描述，并进行了仿零点和实际验证。图22 硬件电路设计2.1 a/d转换芯片系统a/d转换由max196芯片实现。max196的特点为：12位a/d转换精度，1/2 lsb线性度；单5v电源供电；软件选择模拟量输入范围，分别为：10v、5v、05v、010v；6模拟量输入通道；6s转换时间，100ksps采样速率；内部或外部采样控制；内部或外部时钟控制转换。在max196的控制字中：a2a1a0为通道选择字：000101分别代表