教学课件PPT触发器与时序逻辑电路.ppt

西安理工大学 电工学教研室,第21章 触发器与时序逻辑电路,返回,22.1双稳态触发器,22.2寄存器,22.3计数器,22.4单稳态触发器,22.5多谐振荡器,目 录,时序逻辑电路的输出状态不仅决定于当时的输入状 态，而且与电路原来的状态有关，具有记忆功能。,触发器是时序逻辑电路的基本单元,组合逻辑电路的输出状态完全由当时的输入变量的组合状态决定，与电路的原状态无关。,概述,返回,触发器按逻辑功能可分为：双稳态触发器、单 稳态触发器、无稳态触发器（多谐振荡器）。,双稳态触发器中又包含rs触发器、jk触发器、 d触发器和t触发器等。,22.1 双稳态触发器,返回,22.1.1 r s 触 发 器,1.基本rs触发器,由两个与非门交叉连接而成,q,q,返回,0 1 1 0 1 1 0 0,1 0 不变 不定,q,q,q,返回,输入sd=0, rd=1 时,若原状态：,1,0,1,0,1,0,1,1,输出变为：,返回,输入sd=0, rd=1时,若原状态：,0,0,1,1,0,1,0,1,输出保持：,返回,返回,时,考虑到电路的对称性，触发器的输出状态应为“0”，即所谓“复位”状态。,直 接 复 位 端（reset）,直 接 置 位 端（set）,低电平有效,返回,输入rd=1, sd=1时,若原状态：,1,0,1,1,1,0,0,1,输出保持原状态：,返回,输入rd=1, sd=1时,若原状态：,1,1,0,1,1,0,输出保持原状态：,返回,结 论,时，触发器原状态若为“0”， 则新状态为“0”。若原状态为“1”，则新状态 仍为“1”。即无论原状态如何，基本rs触发器 输出都保持原状态不变。,返回,输入rd=0, sd=0时,输出全是1与逻辑功能相矛盾,且当 同时变为1时，速度快的门输出先变为0，另一个不变。输出状态由偶然因素决定。,返回,结 论,输入rd=0, sd=0时，基本rs触发器的输出 不定，属于禁止出现的状态。 基本rs触发器的置位、复位和保持不变的 逻辑功能，可实现数码的存储和记忆。由于有 禁态，所以使用受到一定限制 。,返回,图形符号,低电平有效,q,q,返回,2.可控rs触发器（时钟rs触发器）,返回,注意,（直接复位端）和 （直接 置位端）可以不受时钟信号的控制 直接给输出 复位（输出0） 或置位 （输出1）。一般用于在开始工作时 设定初始工作状态 ，而在工作过程 中一般不使用 。因为它们都是低电 平有效的信号，所以不用时应接高 电平。,返回,c=0及r=s=0时,0,触发器保持原态,返回,c=1，r=0、s=1时,1,0,1,1,0,1,1,0,新状态是1,返回,c=1，r=1、s=0时,1,1,0,0,1,0,1,1,新状态是0,返回,c=1，r=1、s=1时,1,1,1,0,0,1,1,1,新状态不定,返回,逻辑功能表,qn+1 -第n+1个时钟脉冲到来后的新状态,qn -第n+1个时钟脉冲到来之前的原状态,返回,逻 辑 符 号,s,r,c,q,q,返回,例：画出rs触发器的输出波形 。,返回,可控rs触发器的计数功能,工作原理,1,假设q=0,来一个时钟翻转一次,返回,可控rs触发器的空翻现象,1,&,c,&,d,&,a,&,b,c,若c一直是高电平,q的状态会不断翻转，产生空翻现象。,返回,结 论,1. 可控rs触发器输出的变化发生在c信号高 电平期间. 2. 除了具有置位、复位和保持功能之外，还 可对输入的时钟脉冲进行计数。但是对时钟脉冲 的宽度（高电平期间）要求比较苛刻。 3. 仍存在禁止状态（r=s=1）。,返回,22.1.2 jk触发器,从触发器,主触发器,q,q,q,q,c,c,j,k,s,r,rd,sd,1,由两个可控rs触发器 和一个非门构成,返回,sd,rd,j,k,c,逻辑符号,逻辑状态表,j 0 0 1 1,k 0 1 0 1,qn+1,qn+1 0 1 qn,q,q,返回,从触发器,主触发器,q,q,q,q,c,j,k,s,r,rd,sd,1,c=0,0,1,1,s,r,c=0时，若主触发器输出为0，,0,1,则从触发器输出也为0。,返回,从触发器,主触发器,q,q,q,q,c,j,k,s,r,rd,sd,1,c=0,1,0,1,s,r,1,0,返回,在c=0期间，从触发器 与主触发器状态一致。,结 论,返回,从触发器,主触发器,q,q,q,q,c,j,k,s,r,rd,sd,1,逻辑功能分析,(1) j=1, k=1 q = 0,c=0,0,1,1,1,1,0,1,s,r,c=0,主触发器状态不变,从触发器状态也不变 且与主触发器状态相同，,0,1,返回,从触发器,主触发器,q,q,q,q,c,j,k,s,r,rd,sd,1,c=1,0,1,1,1,1,0,0,s,r,1,0,c=1,主触发器输出q从0变为1,从触发器不变.,返回,从触发器,主触发器,q,q,q,q,c,j,k,s,r,rd,sd,1,c=0,1,1,1,0,s,r,1,0,1,c=0主触发器输出不变,从触发器输出变为1,与主触发器 状态相同。,1,0,0,1,返回,主从结构的jk触发器 在c=1时，先把信号存 在主触发器中。,在c从1下跳为0时， 从触发器输出发生 状态翻转或保持原 状态不变，即下降 沿触发。,从触发器,主触发器,q,q,q,q,c,j,k,s,r,rd,sd,1,c=1,0,1,1,1,1,0,0,s,r,1,0,j=k=1时,每来一 个时钟脉冲输出 状态变化一次.即 所谓“计数”状态.,返回,(2) j=0, k=0,由于主触发器的r=s=0, 所以 主触发器的输出状态永远不会变 化, 从触发器的输出状态也不会 发生变化,触发器此时为“不变” 状态.,返回,（3）j=1，k=0,从触发器,主触发器,q,q,q,q,c,j,k,s,r,rd,sd,1,c=1,1,0,1,0,0,s,r,1,0,0,设原状态为“0”,1,当c=1时,主触发器 先翻转为“1”，然 后当c=0时，从触发 器在由0翻转为1。,返回,从触发器,主触发器,q,q,c,s,r,rd,sd,1,c=1,1,0,1,0,0,s,r,0,1,若原状态为1，则主触发器因s=0，r=0，c=1时， 主触发器输出不变，所以c=0时，从触发器状态也不变。,0,1,即不管原状态如何，当 j=1，k=0时，时钟脉冲 过后的新状态为1。,返回,（4）j=0，k=1,考虑到电路的对称性，可以知道无论 原状态如何，下一个状态一定是0。,返回,c,j,k,q,时序图,返回,22.1.3 d 触发器,d,c,rd,sd,q,q,返回,逻辑功能表,d,0,1,q,n+1,0,1,返回,设原态q=0并设d=1,1,c=0期间，c 、d被锁，输出为1。,0,0,0,返回,1,c=1 、d=1反馈到a、b的输入，a、b输出为0、1。,0,0,0,返回,c正沿到达时c、d开启，使c=1，d=0。,1,1,q翻转为1,返回,c正沿过后，d=0将c封锁,并使b=1，维持d=0。,1,因此以后c=1期间d的变化不影响输出。,0,0,1,返回,22.1.5 触发器逻辑功能的转换,1. jk触发器转换为d触发器,返回,2. jk触发器转换为t触发器,返回,3. d触发器转换为 触发器,每来一个脉冲 q翻转一次,返回,22.2寄存器,用于存放参与运算的数据和运算结果,数码的输入方式有并行和串行之分, 输出也有并行和串行之分。,返回,并行输入、并行输出：数码从各输入、输出 端同时输入、输出。,串行输入、串行输出：数码从一个输入、输 出端逐位输入、输出。,返回,22.2.1 数码寄存器,取出,清零,寄存,1,&,&,1,&,&,1,&,&,q,q,q,q2,q1,1,0,1,sd,rd,0,1,0,1,0,1,1,0,1,q0,并行输入/输出 的数码寄存器,返回,d3,d2,d1,d0,d,q,寄存,清零,q3,q2,q1,q0,由d触发器构成的并行输入/输出数码寄存器,d,d,d,q,q,q,返回,22.2.2 移位寄存器,即可存放数码又可在移位脉冲控制下依次移动位置.,q,q,j,k,j,k,k,k,j,j,d,数码输入,rd,清零,移位脉冲,c,q3,q2,q1,q0,由jk触发器组成的四位移位寄存器,返回,移位寄存器的状态表(设寄存的二进制数为“1011”）,c,q3,q2,q1,q0,0 0 0 0 0 清零 1 0 0 0 1 左移一位 2 0 0 1 0 左移二位 3 0 1 0 1 左移三位 4 1 0 1 1 左移四位,移位过程,返回,存放的二进制数码1011随时钟脉冲从高 位到低位依次串行输入到数据输入端。,输出数据时，既可从最高位触发器输出 端在移位脉冲控制下依次串行输出，也 可以从四个触发器的输出端同时并行输 出。,显而易见，并行工作方式的速度较快， 但需要的输入输出端子数相应较多。,返回,由d触发器组成的 并行、串行输入/串行输出的移位寄存器,&,&,&,&,串行输出,d3,d0,d1,d2,并行输入,寄存,移位脉冲c,清零,q3,q2,q1,q0,d,d,d,d,串行输入,返回,22.3 计数器,基本逻辑功能:计数器能够累计输入时钟脉冲的个数,22.3.1二进制计数器,计数器的输出码按照二进制加法或减法的规律变化, 如二进制加法计数器,其规律是“逢二进一”。,一个触发器可以表示一位二进制数，如要表示n位二 进制数，就需要n个触发器。,n位二进制计数器所能表示的状态数最多为n=2n个， 而所能表示的最大十进制数为2n -1个。如n=4，则状态数 最多为16个，最大十进制数为15。,返回,1.异步二进制加法计数器,所谓异步,是指当多位触发器发生状态变化时, 在时间上不同步。其原因是各触发器的时钟脉冲端 没有连接在一起，这一点可从下面的异步方式四位 二进制加法计数器的工作原理中加深体会。,返回,返回,q3,q2,q1,q0,j,j,j,j,k,k,k,k,计数脉冲c,rd清零,由主从型jk触发器组成的四位异步二进制加法计数器,q,q,q,q,返回,2.同步二进制加法计数器,q2,q3,q1,q0,j,j,j,j,k,k,k,k,清零,计数脉冲,j0=k0=1 ; j1=k1=q0 ; j2=k2=q1q0 ; j3=k3=q2q1q0 ;,f0,f1,f2,f3,返回,各触发器的状态变换与时钟脉冲同步,返回,例1:,分析图示逻辑电路的逻辑功能,说明其用途. 设初始状态为“0000”。,j,j,j,k,k,k,清零,计数脉冲,q2,q1,q0,f0,f1,f2,返回,解：,分析：,从各触发器的c端连接来看，这是一个 异步工作方式的计数器。其中，f0 和 f2 的c与计数脉冲相连，f1 的时钟端c = q0 ， 即f1只有在q0的状态从1变为0时才能翻转。,（1）各j、k端的逻辑式,（ q0每从1变为0时， 翻转一次）,q1,返回,（2）列表,注意到f1只有在q0的状态从1变为0时才能翻转,c 0 1 2 3 4 5,k2 1 1 1 1 1 1,j1 1 1 1 1 1 1,j2 0 0 0 1 0 0,k1 1 1 1 1 1 1,j0 1 1 1 1 0 1,k0 1 1 1 1 1 1,q2 q1 q0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0,返回,这是一个五进制的异步加法计数器。,时序图如下,返回,22.3.2 十进制计数器,用四位二进制数来代表十个十进制数码09,四位二进制数共有16个状态，用于代表09 时会多余出6个状态。编码方式的不同，决定 了状态的取舍。,最常用的编码方式为8421码,返回,8421码十进制加法计数器的状态表,返回,q3,q2,q1,q0,j,j,j,j,k,k,k,k,计数脉冲,j0=k0=1 ； j1 = q3q0，k1 = q0 ； j2=k2 = q1q0 ； j3=q2q1q0 ， k3 =q0,1.同步十进制加法计数器,返回,j0=k0=1 ； j1 = q3q0， k1 = q0 ； j2=k2 = q1q0 ； j3=q2q1q0 ， k3 =q0,c 0 1 2 3 4 5 6 7 8 9 10,j3,k3,j2,k2,j1,k1,k0,j0,q3,q2 q1 q0,0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0,0 0 0 0 0 0 1 1 0 1 0 0 1 1 1 1 0 0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 0 1 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 1 1 0 0 0 0 0 0 1 1,返回,2.二五十进制计数器,返回,q3,q2,q1,q0,f3,f2,f1,f0,&,&,c0,c1,j,k,j,k,k,j,j,k,s9(1),s9(2),r0(1),r0(2),ct74ls290的内部逻辑图,返回,1.只接c0时,由q0输出,为二进制计数器。,2.只接c1时，由q3、q2、q1输出，为五进制计数器。,3.将q0与c1连接, 由c1输入计数脉冲,可得十进制计数器。,4.利用“反馈清零法”,可得到小于十的任意进制计数器。,逻辑功能,返回,用反馈清零法将ct74ls290连接成6进制计数器。,q3,q2,q1,q0,c0,c1,s9(1),s9(2),r0(1),r0(2),1.首先将q0与c1连接组成十进制计数器。,2.将置位端接0, q2和q1端反馈至清零端。,例2：,返回,原理分析：,设初始状态为0000,1.因为r0(1)=r0(2)=s9(1)=s9(2)=0，所以电路为计数 状态，从0000开始计数。,2.当第五个计数脉冲过后，输出为 0101。再来一 个计数脉冲时，输出变为0110，由于q1和q2分别 接r0(1)和r0(2)清零端，所以0110这个状态，刚一出 现，马上又变为0000。,返回,22.4 单稳态触发器,22.4.1 cmos积分型单稳态触发器,+udd,1,1,a,r,uo1,ui,uo,c,返回,5k,5k,5k,8 +ucc,5,6,2,7,3,1 gnd,4,1 gnd,2 低电平触发端,3 输出端,4 复位端,6 高电平触发端,7 放电端,8 正电源端518v,c1,c2,22.4.2 由555集成定时器组成的单稳态触发器,1. 555集成定时器,返回,2. 由555定时器组成的单稳态触发器,5k,5k,5k,8 +ucc,5,6,2,7,3,1,4,+ucc,+ucc,0.01f,ui,u0,r,c,uc,uc,ui,u0,tp,t,t,t,tp=rc ln3=1.1rc,c1,c2,返回,单稳态触发器的主要用途:,1.用作定时控制,改变rc参数大小,可改变输出 高电平时间宽度,即改变定时时间.,2.用于脉冲整形。,返回,22.5 多谐振荡器,22.5.1 rc环形振荡器,1,1,1,uo,r,rs,c,返回,22.5.2