多功能数字钟课程设计.doc

多功能数字钟设计 摘要多功能数字钟由数字钟电路、定时电路、报时电路、电源电路组成。为了简化电路结构，便于实现，数字钟电路与定时电路之间的连接采用直接译码技术。用中规模集成电路设计的数字钟具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点。 关键词555定时器；报时电路;译码；校时design of multi-functional digital clockabstract:applicable for automatic digital clock rung, automatic broadcasting, also suitable for electricity, water and automatic control and electrical equipment. it is by several children clock circuit, timing circuit, the power circuit implementation. in order to simplify the circuit structure, a digital clock circuit and timing circuits using direct connection between decoding technology. with simple structure, reliable operation, long service life, change the setting time for easy and manufacturing cost etc.key words:555timer;time-reported circuit;decode;timing目录引言11 多功能数字钟工作原理11.1 系统框图11.2 工作原理12 芯片简介22.1 555定时器22.2 十进制加法计数器74ls16023 电路设计23.1 1hz秒时钟信号发生器23.2 时间计数及显示电路33.2.1译码显示电路33.2.2 分、秒计数及显示43.2.3 时计数及显示53.3 校时电路53.4 整点报时电路63.5 整体电路图64 仿真结果及分析74.1时钟结果仿真74.2 1hz脉冲产生电路84.3 60进制计数器计数仿真结果84.4 24进制计数器计数仿真结果84.5 脉冲输出电压观察94.6 开关校时电路仿真结果104.7 测试结果分析105 安装与调试106 结束语和展望11致谢11参考文献11附录a12引言数字钟是采用数字电路实现对时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头，公室等公共场所,成为人们日常生活中不可缺少的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表。 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。1 多功能数字钟工作原理1.1 系统框图多功能数字钟由显示器、译码器、计数电路、校时电路、报时电路、脉冲产生电路构成，具体系统框图如图1.1所示。秒显示器分显示器时显示器整点报时秒译码器分译码器时译码器秒计数器时计数器分计数器时钟校准秒信号发生器图1.1 多功能数字钟系统框图 1.2 工作原理数字电子钟由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等部分组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，需要产生周期为1秒的脉冲，一般用555构成的振荡器加rc电路分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该分脉冲信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该时脉冲信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24时的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，然后通过连接六位七段led显示器显示出来。整点报时电路主要功能是在整点时进行整点报时，它根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路用来在数字钟时间显示有误时对“时、分、秒”显示数字进行校对调整。将各个功能电路组合便可得到各种基本功能齐全的多功能数字钟电路。2 芯片简介2.1 555定时器 555gnd vcctri disout thrres con 图2.1 555定时器引脚图振荡器由555定时器构成。在555定时器的外部接适当的电阻和电容元件构成多谐振荡器，再选择元件参数使其发出标准秒信号。555定时器的功能主要由上、下两个比较器1、2的工作状况决定。比较器的参考电压由分压器提供,在电源与地端之间加上电压,且控制端悬空,则上比较器1的反相端“-”加上的参考电压为2/3,下比较器2的同相端“+”加上的参考电压为/3。若触发端s的输入电压2 /3,下比较器2输出为“1”电平,触发器的输入端接受“1”信号,可使触发器输出端为“1”,从而使整个555电路输出为“1”;若阈值端的输入电压6 2/3,上比较器1输出为“1”电平,触发器的输入端接受“1”信号,可使触发器输出端为“0”,从而使整个555电路输出为“0”。控制电压端外加电压可改变两个比较器的参考电压,不用时,通常将它通过电容(0.01左右)接地。放电管1的输出端为集电极开路输出,其集电极最大电流可达50,因此,具有较大的带灌电流负载能力。若复位端 加低电平或接地,可使电路强制复位,不管555电路原处于什么状态,均可使它的输出为“0”电平。只要在555定时器电路外部配上两个电阻及两个电容元件,并将某些引脚相连,就可方便地构成多谐振荡器。图2.1所示为555定时器引脚图。2.2 十进制加法计数器74ls160 图2.2 74ls160引脚图这种同步可预置十进计数器是由四个d 型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、同步清零、异步清零等功能。对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。 3 电路设计3.1 1hz秒时钟信号发生器要用555定时器构成多谐振荡器，使其产生振荡周期t=1s、振荡频率f=1hz的脉冲信号,需要对其参数进行计算和选择。1） 多谐振荡器工作原理 起始状态接通电源前电容c上无电荷，所以接通电源瞬间，c来不及充电，故uc=0，比较器c1输出为，c2输出为，基本rs触发器q=1、q=0、uo=uoh、td截止。（1）暂稳态 q=1、q=0、uo=uoh，td截止，是电路的一种暂稳状态，因为在这种状态下，有一个电容充电，uc缓慢升高的渐变过程进行着，充电回路是vccr1、r2c地，时间常数是。（2） 自动翻转当电容c充电，uc上升到2vcc/3时，比较器c1输出跳变为0，基本rs触发器立即翻转转到0状态，q=0、q=1、uo=uol，td饱和导通。 （3）暂稳态q=0、q=1、uo=uol，td饱和导通，是电路另外一种暂稳状态，因为在这种状态下，同样有一个电容c放电、缓慢下降的渐变过程在进行着，放点回路是，时间常数是。 （4）自动翻转当电容c放电，下降到vcc/3时，比较器c2输出跳变为0，基本rs触发器立即翻转到状态，q=1、q=0、uo=uoh，td截止，即暂稳态。电路在两个暂稳态之间来回翻转振荡，于是在输出端就产生了矩形脉冲。 2）振荡频率的估算 电容c充电时间 tw1=0.7(r1+r2)c 电容c放电时间 tw2=0.7r2c 振荡周期 t=tw1+tw2=0.7(r1+2r2)c 振荡频率 占空比 将占空比设置为50%，即r1=r2；t=1s,hz。经估算可得电阻r1=r2=48k，电容选取c1=10f，f。由于实际标准电阻阻值无48k，在实物制作时选用47k与10k电阻串联，在仿真图及电路原理图中仍使用48k电阻。由图3.1所示的电路图产生1hz的脉冲信号作为总电路的初输入时钟脉冲，将输出信号的占空比设为50%。图3.1 时钟信号发生电路 3.2 时间计数及显示电路在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中采用统一的器件74ls160d的反馈置数法来实现十进制功能和六进制功能，根据74ls160d的结构把输出端的0110（十进制为6）用一个与非门74ls00引到clr端便可置0，这样就实现了六进制计数。由两片十进制同步加法计数器74ls160级联产生，采用的是异步清零法。显示部分用的是七段数码管和两片译码器74ls48d。3.2.1译码显示电路译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。用与驱动led七段数码管的译码器常用的有74ls48。74ls48是bcd-7段译码器/驱动器，输出高电平有效，专用于驱动led七段共阴极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译码管的输入端，便可以进行不同数字的显示。在译码管输出与数码管之间串联电阻r作为限流电阻。译码显示电路如图3.2所示。 图3.2 译码电路3.2.2 分、秒计数及显示分、秒显示电路如图3.3所示。秒信号由1hz秒信号发生器器发出，经74ls160计数后发送至74ls48译码器译码，译码后再送至秒显示数码管进行显示；分信号由秒信号十位进位信号得到，在74ls160计数后由分译码显示电路进行显示。图3.3 分、秒计时电路3.2.3 时计数及显示时计数电路由两片十进制同步加法计数器74ls160级联产生，采用的是同步置数法。时计数器信号由分计数器十位产生。时计数器输出端为q3q2q1q0=0100（十进制数为3）与输出端q3q2q1q0=0010（十进制数为2）经过与非门连接至两计数器的置数端。时显示部分使用两片七段led数码管和两片译码器74ls48d，显示数由00至23。时计数及显示电路如图3.4所示。图3.4 时计数电路3.3 校时电路校时电路是数字钟不可缺少的部分，当数字钟与实际时间不符时，需要根据标准时间进行校时。对校时电路的要求是 :1） 在小时校正时不影响分和秒的正常计数 ；2） 在分校正时不影响秒和小时的正常计数 ； 校时电路采用开关、与非门和反向器构成，用来控制时、分、秒计数器的时钟信号，产生校时脉冲以完成校时。如图3.5所示，当开关a，b,e闭合，c，d断开时，电路进行正常的计时显示工作；当开关a，b断开，c，d闭合时，可以自动进行时、分的校时。当然也可以手动校准时间，这时需要不断地闭合、断开开关，开关每改变一次，给计数器送入一个计数脉冲，经译码器译码后数码管显示数字加1。其中开关c是校时开关,每次闭合断开可以实现时的校准；开关d是校分开关，每次闭合断开可以对分进行校准；开关e用来控制秒的校准，当e断开时，秒显示为0，整个电路不工作；当e闭合时，秒显示正常进行，正常工作。图3.5 校时电路3.4 整点报时电路电路在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路产生报时控制信号，使蜂鸣器发声。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的qc和q 、个位的q和q及秒计数器十位的q和q用与门连接，从而产生报时控制信号。选蜂鸣器为电声器件，蜂鸣器是一种压电电声器件，当其两端加上一个直流电压时就会发出鸣叫声，两个输入端是极性的，其较长引脚应与高电位相连。整点报时电路如图3.6所示。（信号分别由分计数器qa、qc，个位的qd和qa，秒计数器十位的qc和qa发出） 图3.6 整点报时电路3.5 整体电路图整体电路共分为六大模块：脉冲产生部分、计数部分、译码部分、显示部分、校时部分，报时部分。主要由振荡器、秒计数器、分计数器、时计数器、bcd-七段显示译码/驱动器、led七段显示数码管、时间校准电路、整点报时电路构成。数字钟数字显示部分，采用译码器与数码管串联电路，将译码器与七段数码管连接起来，组成十进制数码显示电路，即时钟显示。要完成显示需要6个数码管，七段的数码管需要用译码器才能显示。要实现时、分、秒的计时需要60进制计数器和24进制计数器，在仿真软件中秒信号可以用函数发生器产生，频率可以随意调整。60进制可以由10进制和6进制的计数器串联而成。频率振荡器由555定时器产生脉冲并分频为1hz。计数器的输出分别经译码器送入显示器显示。当计时显示出现误差时,可以用校时电路进行校时、校分。报时电路在整点前十秒之内进行报时控制，经蜂鸣器产生声音实现整点报时。整体电路图见附录a。4 仿真结果及分析本次多功能数字钟的电路用multisim12.0进行仿真。4.1时钟结果仿真数字钟仿真显示结果如图4.1所示，可以看出，显示器可以正常工作，时钟结果正确。 图4.2（a） 脉冲产生电路 图4.1 显示器显示结果图4.2.(c) 产生1hz的脉冲波形图4.2.(b) 产生1khz的脉冲波形 4.2 1hz脉冲产生电路时钟振荡器是由555与rc电路组成的多谐振荡器。由555定时器经过分频得到输出频率为1hz的脉冲，其功能主要是产生标准秒脉冲信号，同时提供功能扩展电路所需要的信号。仿真分析开始前可以双击仪器图标打开仪器面板，准备观察被测试波形。按下程序窗口右上角的启动停止开关状态为1，仿真分析开始。若再次按下，启动停止升关状态为0，仿真分析停止。电路启动后，需要调整示波器的时基和通道控制，使波形显示正常。为了便于观察特把频率加大，由图4.2可见，所设计的电路可以产生方波。4.3 60进制计数器计数仿真结果如图4.3所示连接好60进制计数电路，此电路中的脉冲信号由标准秒信号发生器直接连接计数芯片74ls160得到。点击运行按钮，经过观察电路仿真结果可以看到，随着计时脉冲的输入，计数器开始工作，显示器进行显示。可知所设计的60进制计数器电路是正确的，可以正常工作。计数显示从00到59，实现了60个状态的正常计数功能。进行仿真时计数器计数显示到59后有一个短暂的60显示，这是异步清零的原因，实际工作后不会出现计数不准的现象。图4.3 60进制计数仿真电路 4.4 24进制计数器计数仿真结果按照电路图连接好24进制计数电路，信号由虚拟函数信号发生器给出。将脉冲信号源加入电路中，为了便于观察，可以把信号源的频率调大。将信号源输出频率设为1khz，连接至电路中时计数器74ls160的信号输入端。按下启动图标启动仿真，观察电路的仿真结果。可以看到经过译码后时显示器的显示数字由00显示到23，共有24个计时状态，与最初设计要求相符合。在连接电路图进行仿真时要特别注意74ls160的各个引脚与信号源和时译码器74ls48的连接。24进制计数器计数仿真结果如图4.4所示。由仿真结果可以看出，本24进制计数器的设计是正确的，可以得到设计预期的效果。 图4.4 24进制计数器计数仿真电路4.5 脉冲输出电压观察在仪表栏里选用万用表接到555定时电路的输出端，设置万用表输出为直流电压。点击运行按钮，由仿真结果可知脉冲输出电压较稳定，开始小幅度变化，最后稳定在3.33v。与最初设计基本相符。脉冲输出电压结果如图4.5所示。 图4.5 脉冲输出电压电路4.6 开关校时电路仿真结果校时电路由开关、或非门和反相器构成。如图4.6所示，当a、b、e闭合，c、d断开时，电路正常计时；当a、b随意，c、d闭合时，时，分自动校时；当手动校时时，每开关一次示数增加1。 e开关是用来较秒的，闭合时正常工作，断开时秒显示器为零，整个电路不工作。可以起到较秒的作用。经过仿真实验开关设置合理，可以起到预定的效果，能够有效地校准时、分、秒。 图4.6 整体电路仿真结果4.7 测试结果分析经仿真结果可知，电路可以实现设计要求，可以实现数字钟的基本功能，比如图4.1所示的计数功能。同时多功能模块校时功能和报时功能都可以正常使用，可以准确的进行时、分、秒的校准及整点的报时，如图4.6。基于各个模块和整体电路的仿真结果可以认定，此次多功能数字钟的设计是成功的。5 安装与调试经过仿真分析测试证明多功能数字钟的设计电路图无误后，可以进行实物安装及制作。首先在印刷电路板上将各元器件位置排列，要做到整齐美观，各个模块排列有条理，再按模块分别焊接。等各模块焊接完成并经过测试确保焊接正确后，用导线将各个模块连接，严格按照电路图将各个器件的引脚、输入输出端进行准确连接，同时要保证每条导线之间没有缠绕、短路，每个焊点没有漏焊、虚焊等情况。整个电路安装焊接完成后，首先进行检查，确保整体电路焊接完全正确。然后可以给电路接+5v直流电源进行调试。电源接通时显示部分数码管显示为00:00:00,然后秒显示数码管开始逐秒计数，可以看到分计时显示和时计时显示都正常。另外，通过调节相应开关可以进行时、分、秒的调节。在整点前十秒，报时电路启动工作，蜂鸣器发出短暂的鸣叫声。实际电路和设计电路效果相同。6 结束语和展望在本次多功能数字钟的设计制作过程中，我学到了很多知识。首先，我对数字电路知识有了更加深入的了解和掌握。这次数字钟设计我基本应用的都是数字电路相关知识，设计过程中需要查阅资料，我学到了很多关于数字钟原理的知识。另外，因为设计、仿真和制作要用到很多芯片，如74ls48、74ls160等，需要熟练掌握各个芯片的引脚图和用法，在不断地学习和尝试中，我对这些芯片也有了更深度的认知。总体来看，这次多功能数字钟课程设计是成功的，不仅实现了数字钟的功能，而且使我的动