实验五集成逻辑门电路的功能测试与应用.docVIP

实验五 集成逻辑门电路的功能测试与应用1实验目的(1)掌握TTL集成与非门的逻辑功能和主要参数的测试方法；(2)掌握TTL器件的使用规则；(3)熟悉数字电路实验箱的结构，基本功能和使用方法；2实验设备与器件 1)5V直流电源，2)逻辑电平开关，3)0-1指示器，4)直流数字电压表，5)直流毫安表， 6)直流微安表，7)74LS202，8)WS301k、10k电位器各一，9)200电阻器(0.5W)一个。3实验原理 门电路是组成数字电路的最基本的单元，包括与非门、与门、或门、或非门、与或非门、异或门、集成电极开路与非门和三态门等。最常用的集成门电路有TTL和CMOS两大类。TTL为晶体管晶体管逻辑的简称，广泛的应用于中小规模电路，功耗较大。本实验采用4输入双与非门74LS20，即在一块芯片内含有两个互相独立的与非门，每个与非门有四个输入端。其逻辑表达式为Y=ABCD，逻辑符号及引脚排列如图5-1(a)、(b)所示。注意：TTL电路对电源电压要求较严，电源电压VCC只允许在+5V土10的范围内工作，超过5.5V将损坏器件；低于4.5V器件的逻辑功能将不正常。 (a)逻辑符号 (b)引脚排列图5-1 74LS20逻辑符号及引脚排列 (1)与非门的逻辑功能 与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平(即有“0”得“1”，全“1”得“0”。)(2)TTL与非门的主要参数描述与非门的输入电压Ui、输出电压Uo关系可以用电压传输特性Uof(Ui)表示，如图5-2(a)。从电压传输特性曲线上可以读出门电路的一些重要参数，如输出高电平UOH，输出低电平UOL，开门电平UON，关门电平UOFF等参数。实际的门电路UOH和UOL并不是恒定值，由于产品的分散性，每个门之间都有差异。在TTL电路中，常常规定高电平的标准值为3V，低电平的标准值为0.2V。从0V到0.8V都算作低电平，从2V到5V都算作高电平，超出了这一范围是不允许的，因为这不仅会破坏电路的逻辑关系，而且还可能造成器件性能下降甚至损坏。测试电路如图5-2(b)所示，采用逐点测试法，即调节Rw，逐点到得Ui及Uo，然后绘成曲线。 (a) 电压传输特性 (b)测试电路图5-2 电压传输特性及测试电路图中：UOH：指一个（或几个）输入端是低电平时输出的电平；UOL：指输入指端全为高电平时输出的电平；UON：在额定负载下得到规定的低电平，输入端应加的最小输入电平；UOFF：通常规定保证输出电压为标准高电平的条件下所允许的最大输入电平。4实验内容 在数字箱14芯IC插座上，将芯片的小缺口与IC插座的缺口对准插上74LS20四输入双与非门集成元件。在合适的位置选取一个14P插座，并接好线，如图56所示。 (1)验证TTL集成与非门74LS20的逻辑功能 按照图5-6接线，14脚接+5V电源，7脚接地；门的四个输入端接逻辑开关输出插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”； 门的输出端接由LED发光二极管组成的0-1指示器的显示插口，LED亮红色为逻辑“1”，亮绿色为逻辑“0”。接线后检查无误，通电，按表5-1的真值表改变A、B、C、D状态，观察记录输出状态。逐个测试集成块中两个与非门的逻辑功能，从实验结果中写出逻辑表达式Y。 图5-6 与非门逻辑功能测试电路 (2)74LS20主要参数的测试用74LS20元件中的任一四输入与非门按图5-2(b)连接线路，接线检查无误后通电，准备测试。调节电位器Rw，使输入电压Ui按照表5-2要求从0V逐渐增大（用万用表测量电压的大小），同时测量对应的输出UO的数值，将其填入表5-2中。 表5-2Ui(V) 00.20.40.60.81.01.52.02.53.03.54.0Uo(V) 根据表5-2的结果，在坐标纸上画出电压传输特性Uo=f(Ui)的关系，并求出输出高电平UOH、输出低电平UOL、关门电平UOFF、开门电平UON。 表5-3输入输出ABCY000001010011100101110111(3) 用74LS20元件中的二个四输入与非门按图5-7连接线路，接线检查无误后通电，测量图5-7中所示电路的逻辑功能，将测试输出结果填入表5-3，并写出它的最简逻辑表达式。(选做) 图5-7 TTL与非门应用电路5实验报告1)记录、整理实验结果，并对结果进行分析。2)写出芯片74LS20的逻辑表达式。3)画出实测的电压传输特性曲线，并从中读出各有关参数值。4)写出图5-7的真值表，与表5-3对比，并写出最简表达式，总结逻辑电路的分析方法。6TTL集成电路使用规则 (1)接插集成块时，要认清定位标记，不得插反。 (2)电源电压使用范围为+4.5V+5.5V之间，实验中要求使用Vcc+5V，电源极性绝对不允许接错。 (3)闲置输入端处理方法 1)悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。2)直接接电源电压Vcc。(也可以串入一只110k的固定电阻)或接至某一固定电压(+2.4VV+4.5V)的电源上，或与输入端为接地的多余与非门的输出端相接。3)若前级驱动能力允许，可以与使用的输入端并联。 (4)输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R4.7K时，输入端相当于逻辑“1”。对于不同系列的器件，要求的阻值不同。 (5)输出端不允许并联使用(集电极开路