计算机组成原理.doc

1.写出冯诺依曼计算机的主要组成部分运算器、控制器、存储器、输入设备和输出设备2.已知x补和y补的值，用补码加减法计算x+y和x-y（写出结果的二进制表示和十进制表示），并指出结果是否溢出? (1) x补=0.11011 , y补=0.00011【解】(1) x+y补= x补+ y补= 00.11011+ 00.00011 =00.11110, x+y=(0.1111)2=(15/16)10 x-y补= x补+ -y补= 00.11011+ 11.11101 =00.11000, x+y= (0.11)2=(3/4)10 (2) x补=0,10111 y补=1,00101 x+y补= x补+ y补= 00,10111 +11,00101 = 11,11100, x+y= (-100)2=(-4)10 x-y补= x补+ -y补= 00,10111+ 00,11011 = 01,10010 结果溢出 (3) x补=1,01010 y补=1,10001 x+y补= x补+ y补= 11,01010+ 11,10001 = 11,11011, x+y=(- 101)2=(-5)10 x-y补= x补+ -y补= 11,01010+00,01111 = 11,11001, x+y= (-111)2=(-7)10两个同符号数相加，得到的数和两个数的符号不同则溢出两个异符号数相减，得到的数和减数（X）符号相同则溢出3.写出下列数据的浮点数表示，基数为2，设阶码为5位(含1位阶符)，尾数为11位(含1位尾符)，要求尾数用补码，阶码用移码。(1) 12510 (2) 101012(3) 0.062510 (4) 23710 【解】（1）12510 浮= +11111012浮 =+0.111110100020111浮= 0 10111 1111101000 (2) 101012 浮= +0.101010000020101浮= 0 10101 1010100000(3) -0.062510 浮= -0.00012浮=-1.00000000002-0100浮 = 1 01100 0000000000 (4) 23710 浮 = +0.111011010021000浮 = 0 01000 11101101004、浮点数采用什么机器数形式时，可用全0表示机器0？【答】阶码用移码表示，尾数用补码表示即可。5、假设一个8位寄存器中存放数据为8AH，试问该数为无符号数和原码时，对应的十进制真值各是多少？【答】无符号数对应的真值为：138 原码对应的真值为：-10 6.现代计算机的存储模块是一个三级存储系统，即Cache、主存和辅存(硬盘)，它们的速度和容量是如何分布的？各由什么存储介质构成？由CPU直接管理的是哪些？【答】 Cache、主存和辅存(硬盘)的速度呈递减分布；容量呈递增分布。 Cache由SRAM构成；主存由DRAM和少量的ROM构成；辅存(硬盘)由磁表面存储介质构成。 CPU直接管理Cache和主存。7.主存中的ROM起什么作用？如果开机执行程序在硬盘里，CPU能直接执行吗？为什么？如果CPU第一次执行某条指令，它可能在Cache中取到它吗？为什么？ 【答】主存中的ROM是开机后CPU执行的程序区，其内保存开机自检与引导程序。 由于CPU不能直接访问硬盘，所以CPU不能执行存放在硬盘里的开机执行程序。 CPU第一次执行某条指令，它也有可能在Cache中取到它；因为该指令可能正好包含在已被执行过的程序块中，该块属于被访问过的块已经进入Cache。8、主存储器的性能指标有哪些？含义是什么？【答】存储器的性能指标主要是存储容量. 存取时间、存储周期和存储器带宽。 9.存储器容量为32字，字长64位，模块数m = 8，用交叉方式进行组织。存储周期T = 200ns, 数据总线宽度为64位，总线传输周期 = 50ns。问该存储器的带宽是多少？【答】连续读出 m=8 个字的信息量是： q = 64位8 = 512bits 连续读出 8 个字所需的时间是： t = T +(m 1)= 200 + 750 = 5.510-7s 交叉存储器的带宽是: W = q/ t = 512/（5.510-7s） 93107 bits/s10 已知某8位机的主存采用半导体存储器，地址码为18位，采用4K4位的SRAM芯片组成该机所允许的最大主存空间，并选用模块条形式，问：（1）若每个模块条为32K8位，共需几个模块条？（2）每个模块条内有多少片RAM芯片?（3）主存共需多少RAM芯片？CPU需使用几根地址线来选择各模块？使用何种译码器？【答】 （1）地址码为18位，所允许的最大主存空间为218B=256KB 256KB / 32K8位 = 8，共需8个模块条（2）32K8位 / 4K4位 = 16，每个模块条内有16片RAM 芯片（3）168 = 128，主存共需128个RAM芯片 CPU需使用3地址线来选择各模块，使用3-8译码器。11一个组相联映象Cache由64个存储块构成，每组包含4个存储块。主存包含4096个存储块，每块由128字组成，访存地址为字地址。（1）求一个主存地址有多少位？一个Cache地址有多少位？（2）计算主存地址格式中，区号、组号、块号和块内地址字段的位数。【答】 (1) 主存4096块12位, 每块128字7位, 共19位。 Cache 64块6位, 每块128字7位, 共13位 (2) 区号 = 主存块数 / Cache块数 = 4096 / 64 =64 (6位) 组号 = Cache块数 / 组内块数 = 64 / 4 =16 (4位) 组内块号为4 (2位) 块内地址为7位(字地址，每块128字) 主存地址格式如下： 6位 4位 2位 7位区号组号组内块号块内地址12 设Cache的工作速度为主存的8倍，Cache被访问命中的概率为0.90，问采用Cache后，存储器性能提高多少？【答】Ta = 0.1 Tm +0.9Tm / 8 = 0.2125 性能为原来的 1 / 0.2125 = 4.706 倍，即提高了3.706倍。13 某计算机的页式虚存管理中采用长度为32字的页面。页表内容如习表4-1所示，求当CPU程序按下列2进制虚拟字地址访存时产生的实际字地址。（1）00001101 （2）10000000 （3）00101000【答】 页面长度为32字，则页内地址5位，8位地址码中的髙3位为虚页号，从表中查出2位实页号，与页内地址合并构成7位实际物理内存的地址。（1）虚页号为000，查得实页号01，与页内地址 01101合并，得0101101;(2) 虚页号为100，查得实页号10，与页内地址 00000合并，得1000000;(3) 虚页号为001，查得该页未装入内存，故无相 应的内存地址。14主存容量为4MB，虚存容量为1GB，则虚拟地址和物理地址各为多少位？如页面大小为4KB，页表长度是多少？ 【答】 虚拟地址为： 1GB=230B，30位 物理地址为： 4MB=222B，22位 页表长度为： 1GB/4KB=230B/212B=218=256K15 举例说明计算机中常用的两种寻址方式（寄存器寻址、变址寻址）。【答】1. 寄存器寻址：ADD R2 ，R1 ；R2 + R1R2 两个操作数都在寄存器中，指令中直接给出寄存器地址， 这里为：R1,R2。2.变址寻址： ADD R2 ， 100（R1 ) ; (R1+100) + R2 R2 源操作数在内存中，内存地址由两部分组成：一个在寄 存器R1中，另一个是指令中給出的一个地址码100，则内存地址为 R1+100。16 简述一条指令应包含的信息以及这些信息的作用？【答】 指令由操作码（opcode）和操作数 (operand)两个字段组成。 操作码字段指出该指令的功能,即执行何种操作。 操作数字段指出该指令的操作对象 ，通常为一个立即数（在指令代码中直接给出）、寄存器中内容、存储单元的内容或I/O端口的内容。17、相对于CISC指令系统，RISC指令系统具有什么特点？（10分）答：（1）指令长度固定；3分 （2）指令系统精简；2分 （3）指令格式种类及寻址方式少；3分（4）只有LOAD/STORE 指令访存。2分18 TEC-2000A教学计算机指令系统格式有几种？指令：MVRD R0, 5555及 ADD R0, R1各属于哪种格式？它们都采用了什么寻址方式？答：两种格式：单字指令、双字指令格式。 MVRD R0, 5555是双字指令格式； ADD R0, R1是单字指令格式。 都采用了寄存器寻址、立即寻址两种方式。 19 简述微程序控制器完成一条机器指令的过程。【答】在机器执行一条机器指令时，一条一条从控制存储器读取所要运行指令的微程序中的微指令，从而产生各种操作控制信号以实现该机器指令的功能。 20 在微程序控制器中，控制存储器的容量为1024字32位，微指令有控制字、BCF和BAF三个字段，控制字为16位，问BCF和BAF字段各有多少位？【答】 1024 = 210 ，所以控制存储器的地址段 BAF=10位； 而微指令字长为32位，则 BCF = 32-16-10 = 6位。21 中央处理器应具有哪些基本功能。【答】中央处理器CPU的基本功能为：（1）指令控制控制程序的运行。（2）操作控制控制指令的操作步骤。（3）时间控制对操作控制信号的定时。（4）数据处理对数据进行算术运算和逻辑运算。（5） 中断处理和异常处理。22、说明下一微指令地址(简称下地址)有几种形成方式，并说明每种方式如何形成下一微指令地址。【答】微指令的地址有五种方式形成：（1）直接由微指令的下地址字段指出；（2）根据机器指令的操作码形成；（3）增量计数器法；（4）通过测试电路形成；（5）由硬件产生微程序入口地址。23 假设指令流水线分成8个过程段，若每个过程段所需的时间为T，试问完成100条指令需多少时间？ 【答】根据题意，所需时间为：mT+(n-1)T 8T+(100-1)T=107T24、当遇到什么情况时，流水将受阻？【答】流水线受阻一般有三种情况：（1）在指令重叠执行过程中，硬件资源满足不了重叠执行的要求，发生资源冲突。（2）在程序的相邻指令之间出现了某种数据关联，（3）当流水线遇到分支指令时25、今有四级流水线，分别完成取指(IF)、译码并取数(ID)、执行(EXE)、写结果(WB)四个步骤，假设完成各步操作的时间依次为100ns、100ns、70ns、50ns。（1）流水线的时钟周期应取何值？（2）若相邻的指令发生数据相关，那么第二条指令安排推迟多少时间才能不发生错误？（3）若相邻两条指令发生数据相关，而不推迟第二条指令的执行，可采取什么措施？【答】（1）流水线的时钟周期应按各步操作的最长时间来确定，所以应取100ns。（2）若相邻的指令发生数据相关，则第二条指令要推迟执行，至少推迟2个时钟周期时间才能不发生错误。（3）若想不推迟第二条指令的执行，可采用硬件旁路技术，即设置直接传送数据的通路。26 设Cache的工作速度为主存的8倍，Cache被访问命中的概率为0.90，问采用Cache后，存储器性能提高多少？【答】 Ta = 0.1 Tm +0.9Tm / 8 = 0.2125 性能为原来的 1 / 0.2125 = 4.706 倍，即提高了3.706倍。27、外围设备都包括什么设备，各举一例子说明。答：包括输入设备、输出设备、和外存储器。 输入设备：键盘。 输出设备：显示器。外存储器：硬盘。28、输入/输出接口的主要功能是什么？答：数据缓冲、数据格式转换、提供状态信息、 实现主机与外围设备之间的通信联络控制。29、何谓总线？总线由哪两部分构成？答：总线是一种在多于2个模块（设备和子系统）间传送信息的公共通路。 总线由传输信息的物理介质以及一套管理信息传输的通用规则（协议）所构成。30、何谓总线标准？列举PC机使用的三种总线标准。答：总线标准是国际公布或推荐的互连各个模块的标准，是把各种不同的模块组成计算机系统时必须遵守的规范。 PC机使用的三种总线标准：PCI总线、IDE/ATA总线、USB总线。31、微指令分为几个字段？各字段分别起什么作用？如何设计？（20分）答：微指令分为两个字段，分别为：控制字段和顺序字段。其中控制字段产生微操作控制信号。设计方法