实验十七TTL集成与非门.doc

实验十七 TTL集成与非门一、实验目的l熟悉TTL集成与非门的外形和管脚引线。2熟悉TTL集成与非门的逻辑功能及其电压传输特性。3学习用集成与非门组合成其它逻辑门电路的方法。二、实验原理简述门电路是组成逻辑电路的最基本单元，而TTL集成电路是工业上常用的数字集成器件。在TTL系列产品中，除了与非门以外，常用的还有与门、或门、或非门等。在这些基本的逻辑门电路中，与非门是组成这些门电路的最基本的环节，而其它各种类型的门电路都是在与非门的基础上派生而得的。我们可以用与非门组合成各种逻辑功能的门电路，所以熟悉与非门的工作原理很有必要。1、本实验中采用型号为74LS00和74LS10集成与非门元件，元件的引脚排列如图1-17-1所示，74LS00集成元件内含有四组独立的二输入端与非门，74LS10内含有三组独立的三输入端与非门，其公用电源端都为714脚、7脚接地，14脚接电源十5V电压。UCC2地543761101398141211UCC1312111098142375641地 （a）74LS00二输人端四与非门 （b）74LS10三输人端三与非门图l-17-l 与非门管脚图描述与非门输入、输出关系的逻辑表达式是：、 。在正逻辑的前提下（以后实验都采用正逻辑，不再说明）输入端只要一个为低电平，输出就为高电平。在实际使用时，事先要对与非门进行简易测试。将集成元件接上+5V直流电源，按其真值表分别在其输入端加入高、低电平，用万用表分别测出输出端的电平值，根据测量数据判断与非门的好坏。也可将逻辑电平加入输入端，用发光二极管（LED）显示输出端的状态来判断。集成与非门的电压传输特性，指的是与非门输出电压随输入电压变化的关系曲线,如图1-17-2（a）所示。通过它可以得到与非门的一些重要参数。测试传输特性最简单的方法是把直流电压通过电位器分压后加在与非门的输入端，如图1-17-2(b)所示。用万用表逐点测出对应的输入、输出电压，然后绘制成曲线。为了读数容易，在调节的过程中，可先监视输出电压的变化，再读出。特别要注意开门电平和关门电平之间的输入电压。集成与非门的电压传输特性也可以用双踪示波器显示出来，我们把图1-17-2（b）中与非门的输入端接电压三角波，同时把与非门的输入、输出端接双踪示波器，以显示与非门的输入、输出电压波形。0uIt5V （a） （b）图1-17-2YABBAYXBAY2Y1Y利用与非门可以组成其他逻辑门电路。如图1-17-3所示。（各图的逻辑关系由读者自行证明） （a）“与”门 （b）“或”门 （c）“异或”门 图1-17-3图1-17-4 +5V控制端 BAB 图1-17-5 YABC三、实验仪器设备表1-17-1序号名 称型 号数量备 注123456四、预习要求1熟悉与非门的逻辑功能及有关主要参数。2了解74LS00、74LS10集成与非门的管脚排列。3了解NETI型电子技术实验系统的配置及使用方法（参阅第二篇中的有关内容）。4完成下列填空（1）若与非门有多余不用的输入端，可以 或 。（2）在正逻辑中，二进制的“1”代表 （高低）电平，“0”代表 （高低）电平。（3）74LS00 型集成电路具有 输入端与非门，脚7是 端脚14是 端，脚14与脚7之间的工作电压是伏。（4）当与非门电路的输出电压下降到90UOH时的输入电压称为 电平，当输入电压小于关门电平时，电路输出保持 状态、当输出电压为低电平时的最小输入电压称为 电平，当输入电压大于开门电平时，电路处于 状态。五、实验步骤 1测试与非门的逻辑功能将与非门的输出端接状态显示发光二极管，将逻辑电平（拨动开关）接入与非门的输入端，接通与非门的电源，观察与非门的逻辑功能，并记入表1-17-2中。2观察与非门的控制特性将频率等于1kHZ、幅度等于5V的方波ui送入与非门的一输入端，另一输入端作为控制端接逻辑电平，并分别加上逻辑“0”和逻辑“1”电平，如图1-17-4所示。用双踪示波器同时观察ui、uo波形，比较二者的相位，体会控制端的作用。将ui、uo波形绘入表1-17-3中。3测试与非门的电压传输特性任选74LS00集成电路的一个与非门连接成如图1-17-2（b）所示电路，(其中RW位于实验系统的右侧)，调节电位器RW使UI从小逐渐增大，用数字万用表测出各UI值以及所对应的输出电压Uo的值，并记录在表1-17-4中。表1-17-2 表1-17-3输入端逻辑状态输 出 端YB端等于0B端等于1UiUoUiUoUOUOAB逻辑状态电平（V）00011011 表1-17-4UI（V）U0（V）4.用双踪示波器测试与非门的电压传输特性把图1-17-2（b）所示电路中与非门接电位器的输入端改接电压三角波，调节信号源直流电平使三角波电压0VuI5V用双踪示波器同时观察与非门的输入、输出电压波形。并记录之。5用与非门分别组成与门、或门、异或门，并测试其逻辑功能。按图1-17-3（a）接线，完成表1-17-5内容。按图1-17-3（b）接线，完成表1-17-6内容。按图1-17-3（c）接线，完成表1-17-7内容。表1-17-5 表1-17-6 输入端逻辑状态输出端输入端逻辑状态输出端ABYABY0000010110101111 6 表决电路 用74LS00、74LS10组成表决电路，按图1-17-5接线，完成表1-17-8内容。 表1-17-8 表1-17-7A10YCB0000000000011111111111输入端逻辑状态 输出端 输入端逻辑状态输出端ABY00011011六、实验报告1根据实验结果，分别写出与非门、与门和或门的逻辑功能。2根据实验结果，说明表决电路的功能（即多数输入端为“0”态，则输出端为态，多数输入端为“1”态，则输出端为态）。3根据表