基于FPGA的简易逻辑分析仪的设计与仿真开题报告.doc

本科毕业设计（论文）开题报告1.课题的意义逻辑分析仪（LogicAnalyzer）是以逻辑信号为分析对象的测量仪器。是一种数据域仪器，其主要作用是在时钟作用下对被测系统的数字信号进行采集并显示出来，来判断时序正确与否。随着集成电路技术的发展和计算机的应用，数字系统的实现方法也经历了由分立元件、小规模、中规模到大规模、超大规模，直到今天的专用集成电路（ASIC），然而其调试和检测也越来越复杂。对于设计人员来说，若想从大量的数据流中找出一些无规则、隐蔽、随机的错误无异于大海捞针，所以，必须采用一些全新的测试设备才能及时、迅速、准确的解决问题，而逻辑分析仪（LA）就是最基本、最具有代表性的数据域测试仪器，逻辑分析仪作为电路设计的重要检测工具相当于时域测量中的示波器。正如在模拟电路错误分析中需要示波器一样，在数字电路故障分析中也需要一种仪器，它适应了数字化技术的要求，是数字、逻辑电路、仪器、设备的设计、分析及故障诊断工作中不可缺少的工具。在测试数字电路、研制和维修电子计算机、微处理器以及各种集成化数字仪表和装置中具有广泛的用途；还是数字系统设计、侦错、软件开发和仿真的必备仪器；作为硬件设计中必不可少的检测工具，还可将其引入实验教学中，建立直观感性的印象，提升学生的硬件设计能力，可以全面提高教学质量；随着科技的发展，LA在多通道、大存储量、高采样速率、多触发功能方面得到更快的发展，在航天、军事、通信等数字系统领域得到越来越广泛的应用。因此研究逻辑分析仪是很有必要的。2. 国内外研究现状自1973年美国HP公司和BIOMATION公司研制出逻辑分析仪以来，加上计算机、信号处理、软件工程等技术的快速发展，逻辑分析仪已经历了四代：第一代仅具有简单的触发功能和显示方式，速度慢且功能单一，定时分析仪和状态分析仪分别属于两种仪器；第二代的标志是微机化，很大程度上改进了触发和显示方面，定时分析仪和状态分析仪被结合到一起使用，便于对微机的软硬件进行分析；第三代具有速度高、通道数多、存储容量大等特点，而且具有了以系统性能分析为重点的分析能力；第四代产品则是性能相当完善的逻辑分析仪或逻辑分析系统。 随着数字设备检测仪器在生活中的广泛应用，逻辑分析仪有着很好的市场和广阔前景。基于整体而言，独立式逻辑分析仪已发展到相当高标准的产品，例如采样率可以8GHz通道数可扩充到300个信道以上存储深度相对也高，独立式逻辑分析仪以往价格昂贵从几万到数十万不等，一般用户很少用得起。最近台湾0Itek科技有限公司推出的0LA2032BTM独立台式EasyDebugTM逻辑分析仪，拥有独立32数据通信，时须达到250MHz，状态分析和宽带高达100MHz存储深度最大2Mbytes，它技能独立放在桌面侦测采集需要检测的数字信号也可以通过高性能软件来对存储和观察捕获的波形作进一步的分析。性价比高，基本上实现了让每个工程师都用得起。尤其在数字电路教学中，改变了以往老师为了较低成本使用虚拟逻辑分析仪进而产生的不直观、麻烦等问题，在同一个价格上，我们可以吧台式独立式逻辑分析仪很轻松地拎起来。基于计算机接口的卡式虚拟逻辑分析仪，以较小的成本提供了相应的性能，但是卡式虚拟逻辑分析仪也有很大缺点，它需要配置电脑才能使用，尤其数字测试中，工程师往往会陷入一堆PCB板中，采用旋转按钮的仪器要比在屏幕上移动鼠标更加方便。技术的发展也逐渐把示波器和逻辑分析仪的功能融合在一起，成为混合式的仪器，也称混合信号测试仪器。3. 毕业设计（论文）的主要内容 本论文的简易逻辑分析仪是基于USB接口并且采用现场可编程器件FPGA而设计的，通过USB接口，实现了计算机和外设备之间通信速度、稳定性和易用性，同时即插即用的特性让其使用非常方便。本课题研究内容包括以下几个方面：1.研究了本论文的设计方案及其论证，包括逻辑分析仪的原理设计，方案比较，芯片选择等工作，并且拟定了虚拟逻辑分析仪的参数;2.介绍了USB接口的工作原理；3.进行逻辑分析仪的硬件设计，包括确定硬件设计的总框图，然后进行逻辑分析仪的外围电路设计；4.进行逻辑分析仪的软件设计，包括基本思想，VHDL语言和QuartusII软件介绍，进行各个模块的设计和仿真，完成FPGA芯片和外围芯片的接口设计。1）.逻辑分析仪硬件设计 逻辑分析仪硬件电路由Altera公司的Cyclone芯片EP1C3T144C8构建.EP1C3T144C8内部有1个锁相环，2910个LE单元，13个M4KRAM和104个I/O管脚。利用EP1C3T144C8主要完成数据采集电路的设计。包括五级采样时钟：100KHz、1MHz、20MHz、40MHz和100MHz；48个采样通道.。硬件电路如图1所示.2）.逻辑分析仪软件设计逻辑分析仪的主处理器，由FPGA实现。基本质为硬件电路的设计和内部固化，在设计中借鉴了软件的编程思想，采用了模块化的方法，由底层至顶层的构造方式，主程序流程图如图2所示。 图1. 逻辑分析仪硬件设计整体框图初始化 是否正常方式式 N 实时采集 是否选择外触 Y发 Y Y触发键控 Y是否单级触发 N N三级触发单极触发 Y预值触发字 检测输入信号逻辑状态是否触发 N 采集存储 Y 数据处理 回读数据 显示模式选择 N单通道y轴输出x、y轴双通道输出主循环结束标志图2 逻辑分析仪软件设计流程图5.阶段进度计划 时 间完成的任务、咨询的问题及指导内容1月10日1月20日了解课题内容，收集与课题相关的文献资料1月20日2月27日学习逻辑分析仪相关知识，完成老师给定英文翻译2月27日3月5日通过学习了解与课题相关的资料，完成开题报告的撰写3月6日3月12日完善开题报告，学习VHDL编程语言使用特点和编程方法3月13日3月19日整理设计思路，开始设计的初始工作3月20日3月26日了解逻辑分析仪的基本原理及不同方案间的比较 3月27日4月2日学习基于FPGA的逻辑分析仪4月3日4月9日编写逻辑分析仪的程序4月10日4月16日在查资料编写程序过程中，开始着手写毕业设计论文初稿4月17日4月23日用Quartus II仿真工具对已编好的程序进行波形仿真4月24日4月30日项目功能实现之后，提交审核5月1日5月20日按毕业设计（论文）格式要求，认真撰写论文5月20日6月2日检查、修改论文，并装订好论文6月3日6月10日提交论文，做好答辩幻灯片，准备答辩6. 参考文献1马建国，孟宪元，电子设计自动化技术基础M.北京：清华大学出版社，2004.42李广军，孟宪元,可编程ASIC设计与应用M.成都：电子科技大学出版社，2003.93任晓东，文博,CPLD/FPGA高级应用指南M.北京：电子工业出版社，2003.64孙航，XILINX可编程逻辑器件的高级应用和设计技巧M.北京：电子工业出版社，2004.85孙明权,VHDL数字控制系统设计范例M.北京：电子工业出版社，2003.16渥伦斯基（英），凌纯清泽译,VHDL数字系统设计（第二版）M.北京：电子工业出版社，2004.77修订版,侯伯亨，顾新,VHDL硬件描述语言与数字逻辑电路设计M.西安：西安电子科技大学出版社，19978徐