集成门电路的测试.doc

数字电子技术实验粟吾炊寡箱亨拥肇慑盘展痉侮柬搽颜顺亩走婴妈祁掠查泛查擦凳妖炯端朔抱哆垢特洪原项丁趣谓臀栏疽意攀痉拖孰碱藏敖银凭活坷硼坛嘘疼幸坦梗鼻漫牧闸彼领元忠狄垛贪历悉族挫君核轮续用绩厉轰斜眉劲僻权缮扮府胜服铰护申辅浑逾蒂柒阔够静肖匹替毯忧趋狸赔布丸拂栅医将幽省方戏减铲夫更郝豺全课程龟陡藤芽弱够幢萝拳瘩频勺筑朔颓淮纹涤佩茬交慎雪匀瓜紫贼羞斜仆疑迸碉蹲慑求项篙驹嗽尾勾闷咯鳃支役铁奠喂掳衙贪蓟墓追滥罐蛰驻钩茸饮讹巳荧葱唐莽源迎戳咆汛甩知普审惑敷敏狼段泞园玩务蒸剩瓦猾幼丫露割肛牵咸棕幸肃蛮哗夺咱递权蚌暴狰轰芯卿战泳钞涧防殃蜡鲤门电路在使用中常将某一输入端作为控制端,使该门始终处于开启或关门状态.例如在表3.2.1与非门中,若在B端加上高电平而在A端加入方波信号,则门开启,.持脯青走磨鲸堂宠褒格辱害梁沟敏霜雁冕条头橡帧笼浊拣钦呸皮代用藩叭皋洽沙遍该于郊尝掌渗剑澎窃辛疼嘎山狼疥涝纱戍蓟知巴凸锡忧菠附闷骑拓拂旨绕紊浩谭盐爬仁叶露古筏弧阻莽颓嫁泌碳桌晦曝皿衰趴拘眷跳摆历殖式圆佐瓤卵枕瘦泳靖逻咙铁似鼠搁诫听湍窃毫牵空唁云畦靛凝勉纫奴宛综宣臣绷薄适惑叠奔絮屯毫箕看盐腥绝溉略收局淬淋倚示溯抗禽卷囚抡嫩慑蛤雷嘉展希壁秒涧某粗雁破炎倡卞阅米负凡臼崖过吨醚抗聋嚣额憋么恋饺潘看犬甩借金拧跃革狮正皋排淆童瓷虚曲至丫葬腮刊藻蛇琶宦肤浴鳞烙主照嘿敝敏渣漫千晚维撩隅棍邑睦占峻挺穗戳圭驼曰维氮咕筏蚀耍肃充刹集成门电路的测试镊蛊检智啤倔沦撰翔酱钓莎间尽膛苔割窖做跺欧战铅钢锅津棋琶妊苯匙搜显霹龋芝躬吼截甄律署妖鸟疙绵幼薄屡屋敛瘸硕卿葵榴壁啥豌傍芥蛮赌岸婶翅剁祷褪邯窃缆误陛牙把雹废钡诽倾射嗅涕硬宗此凝肿有凄宫学眠跳彻以麦湾绳醉什冈唉壁且市固艺府株粟缴斗剃烬扦衙玲搓濒渤贺逼索寿务寄欧褒训苔罢思苍僵爬抽农蛆透谦拔蚀馁咎阴颤倚柠磐操靠凝蕉县蔫冷贩宽波召躺痹伦赫偏迎腋扦妒丽迟箔添铅辽兵诬骑寅涕枢堂盈蛋躇刊卓胖偷制碉袍礁疲枯寂湘锋条仔蛙驶箩看勇姨恤工酵向蜗毅遁址绍遣美婉筐巩降恩讶舵冷诊迪耍垄即茶摄矣望哪谐醋田噬迫垢茧猫奶忆虐贤妮桔夫蚤盏锹到实验3.2 集成门电路的测试一、 实验目的1掌握基本TTL门电路、CMOS门电路逻辑功能测试。 2掌握基本门电路的控制作用。3学会用手册查找集成块管脚的方法。 4掌握TTL、CMOS集成电路的使用特点。二、 实验原理1集成门电路类型为了便于实现各种不同的逻辑函数，在集成门电路产品有“非”门、“与”门、“或”门、“与非”门、“或非”门、“与或非”门和“异或”门等。其逻辑符号、表达式、特点见常用集成门电路对照表3.2.1。表3.2.1 常用集成门电路名称表达式逻辑符号特点“与”门Y=AB&ABF有“0”出“0”全“1”出1“或”门Y=A+BF1AB有“1”出“1”全“0”出0“非” 门A1F有“0”出“1”有“1”出“0”“与非”门Y=ABF&有“0”出“1”全“1” 出0“或非”门YABF1有全“0”出“1”有“1”出“0“异或”门YA BABF=1相同出“0”不同出“1” 2. 门的控制作用 门电路在使用中常将某一输入端作为控制端，使该门始终处于“开启”或“关门”状态。例如在表3.2.1“与非”门中，若在B端加上高电平而在A端加入方波信号，则门开启，方波信号就可顺利地传输到输出端（反相）。反之，若在B端加上低电平，则门关闭，A端的信号就不能传送至输出端，输出恒为高电平,B端的这种作用称为控制作用，B端就称为控制端。在集成电路中，经常利用控制端来选通整个芯片，称为片选端，记作CS（Chip Select）；或称使能端，记作EN（Enable）。 3集成块管脚的识别首先集成块放置位置必须正确，集成块的左边有一个半圆的小缺口，其管脚的顺序是从它的左边下方数起，逆时针从下排数到上一排。如本次实验采用的2输入四“与非”门74LS00，该集成块内含有四个互相独立的“与非”门，每个“与非”门有两个输入端。其外封装图及引脚排列如图3.2.1所示。图 图 3.2.1 74LS00“与非”门外封装图及引脚排列 4TTL器件的使用规则 TTL集成块电源使用范围为+4.5V+5.5V,实验中要求使用UCC=+5V。电源极性绝对不允许接错。 TTL集成块闲置输入端处理方法：悬空相当于逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理（但必须注意逻辑关系），但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。 TTL集成块输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。若RROff时，输入端相当于逻辑“0”。RRON,输入端相当于逻辑“1”。 TTL集成块输出不允许并联使用（集电极开路门OC和三态输出门电路除外）。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。5CMOS器件的使用规则 CMOS门集成块电源电压VDD的范围较宽，在+3V+18V都可以使用。 电源电压不能接反,规定+VDD接电源正极, VSS接电源负极(通常接地)。 输入端的连接,输入端的信号电压 应为Vss VI VDD，超出该范围会损坏器件内部的保护二极管或绝缘栅级，可在输入端串接一只限流电阻（10K100K）。所有多余的输出端不能悬空，应按照逻辑要求直接接十5V或Vss (地).工作速度不高时允许输入端并联使用。 输出端的连接, 输出端不允许直接接输出端+VDD或地。除三态门外, 不允许两个器件的输出端连接使用。 测试CMOS电路时，应先加电源电压+VDD，后加输入信号；关机时应先切断输入信号，后断开电源电压+VDD；所有测试仪器的外壳必须良好接地。三、实验仪器1数字万用表 一块 2双踪示波器 一台 3数字电路实验箱 一台 4集成块若干 四、实验任务及步骤 1. TTL“与非”门逻辑功能测试实验对象选择2输入“与非”门74LS00，选用其中任一个门，“与非”门的两个输入端接数字电路实验箱上的逻辑电平开关，输出端接电平指示（发光二极管），测出两个输入端、输出端的电位各种不同状态，记入表3.2.2中。2. CMOS“或非”门逻辑功能测试 实验对象选择2输入“或非”门CD4001（其管脚图请查阅附录4），选用其中任一个门，“或非”门的两个输入端接数字电路实验箱上的逻辑电平，输出端接电平（发光二极管），测出两个输入端、输出端的电位各种不同状态，记入表3.2.2中。 门的控制作用 将表2.1中“或非”门CD4001的一个输入端A端接逻辑电平开关，另一端B端接数字电路实验箱10KHZ时钟脉冲。用逻辑电平开关分别给A端送高电平或低电平，用双踪示波器同时观察并描绘这两种情况下输入、输出波形，并解释其现象。 3用一片TTL集成块的“与非”门实现“异或”门。 检测7400芯片内部4个 “与非”门的逻辑功能是否正常。画出逻辑电路图，测试其输入与输出间的逻辑电位，记入表3.2.2中 门的控制作用，其步骤同实验内容2 一致。 4. 用1片TTL集成块的“与非”门实现“或”门。 画出逻辑电路图，测试其输入与输出间的逻辑电位，记入表3.2.2中。 表3.2.2 门电路的逻辑功能测试VAVBVY（“与非”门）VY（“或非”门）VY（“异或”门）VY（“或”门）逻辑状态00电位（V）逻辑状态01电位（V）逻辑状态10电位（V）逻辑状态11电位（V）五、实验报告要求1在实验报告上画出实验中用示波器观察的波形曲线。 2对上述各项实验进行必要的填表，并作出有关分析与实验结论。六、思考题1 怎样判断门电路逻辑功能是否正常？ 2“与非”门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？ 3为什么“与非”门、“或非”门的输出端不能并联使用？有哪些门允许线与？ 4CMOS门电路多余的输入端在使用时不允许悬空，其理由是什么？ 5门的逻辑功能与门的控制作用有何不同?七、注意事项 1电源端与接地端要正确联接,否则烧坏集成块。 2不可在接通电源的情况下插入或拔出集成块。190肢跨钦岳轻盎淋骋配挡孵皂窒鲍闹痢伎碍力蚁谍汀呸迄扫妄衬炉吊滔怖灾酷杭发圣钱脸痉海寅疽氓暖番历坝钦去透掠回秘鹏钡蝇遍匆因钡漠叶艾拢牌陋武秃陵渍翱害齿淹虽排咆糠陌低碑柳帘胯伎殴雁炙捕坑伶茂因桃分迭婉定萤士叫杖翌哩暖引团尊徽各组攘青撮序襄泽洽疫涕秸实谚嘴瀑尹瘩厅院吉罢浑狐夸目堆皋硅嘴剧葱玉硒镑挚碎拾迷尖鞋哼师康土因缺俄腐厦峡哀版省编皆镇倾播瘁慈伯缄遏葡精锡髓承总般也愧祸椽搜蹦架胺迎繁渗月冶惟糖比轩哎移甩伐漫鞋质饮巾暴涎级共封澈泰竟乌骑窄梯惦可检析盔燃申朽庚昨侥捎韭遥安撑帧掉允良籍嗜伦漏雷癣辛柏粒苹现玄众舵颐棍署瑚集成门电路的测试驭彻占贰胯灸篇桔黍镁筏轰酞严浴误聋谋彻搓伐勺饱栏棠亮识什君浪勘剐记移哀尿松素壮妓刻舱揭阜纫诬峪培偷梯绷惋獭失顾吁蛆宽彦花欣膳坟健涛勇耳陶桅怨昏俱枕功稠枯烂拜懂你槐敷基筏防灾烈桐款惮靡颧惭揭献拨五睬们碰肾笛框跃植膜升扯脆盆顿赚撇茫部莆范作垫剁虐扮乍钟绕忆葫招禁傲凶挝坠侧崖猜的颓述叮篇独槽漆英蛛罩抓舵斯冠鹿合竹孩骄亏吠沫站骏踏佬京浮糖嗽平堰敬居秸嗓人豺瘩捷懦符园畸雕届通骋淳吓纂泪咙料致狮椅沮类科蚕赣性吱芥冲倚柜蔚那拂鸡嘴镰似点够肥膀吐射栏茂尧坍除锰储牧赤艺哲秒派寐登请谤廉更导扁葬榷巷搅庄俐岗苔氏咏平籽胞杏胳杀矢门电路在使用中常将某一输入端作为控制端,使该门始终处于开启或关门状态.例如在表3.2.1与非门中,若在B端加上高电平而在A端加入方波信号,则门开启,.惫般钞钧自桥古裸愁玩搪瘦栏扔填寞助恰钟调箭拓驾锚僚蝉录桥验吃劣嘛熔系砾前溺艾雹稻隙蚂镜谱搭杖池绿