基于DSP的MP3播放器设计.doc

淮阴工学院 DSP 技术及应用技术及应用课程设计课程设计 选题名称选题名称: 基于 DSP 的 MP3 播放器设计 系（院）系（院）: 专专 业业: 班班 级级: 姓姓 名名: 学学 号号: 指导教师指导教师: 学年学期学年学期: 2010 2011 学年 第 2 学期 2010年 7 月 2 日 设计任务书设计任务书 课题课题 名称名称 基于 DSP 的 MP3 播放器设计 设计设计 目的目的 1.了解 MP3 播放器系统的功能； 2.理解 DSP 应用系统开发的基本思路及方法； 3.练习使用汇编语言编写应用程序的基本步骤； 4.学习软件开发过程及资料收集与整理，学会撰写课程设计报告； 5.学会对所学知识进行总结与提高； 实验实验 环境环境 1Windows 2000 以上操作系统； 2CCS 开发环境； 任务任务 要求要求 1.利用课余时间去图书馆或上网查阅课题相关资料，深入理解课题含义及 设计要求，注意材料收集与整理； 2.在第 18 周末之前完成预设计，并请指导教师审查。通过后方可进行下一 步工作； 3.按指导书要求设计软件，实现设计的功能，并显示正确的结果； 4.要求形成稳定的程序软件，可以运行，方可申请参加答辩； 工作进度计划工作进度计划 序号序号起止日期起止日期工工 作作 内内 容容 12011.6.272011.6.28 在预设计的基础上，进一步查阅资料，完成硬件电 路设计。 22011.6.282011.6.29编写软件代码，调试与完善。 32011.6.292011.6.30 测试程序，优化代码，增强功能，撰写课程设计报 告。 42011.6.302011.7.1 提交软件代码、硬件电路成果和设计报告，参加答 辩。 指导教师（签章）：指导教师（签章）： 年年 月月 日日 摘要： 在当今这个信息、科技高速发展的数字化时代，数字信号处理技术逐步体现出它 的优势与拓展空间。越来越多的电子产品将数字信号处理作为技术核心，并广泛应用 于控制、通信、图像处理等各个领域。为了适应这一发展趋势，基于 DSP 的 MP3 播 放器设计的这一课题也就如期而至，在这次接近实践的实习中我们将针对 DSP 的硬件 实现原理和其结构特点，利用汇编语言设计相应的代码来实现预期目的中所要达到的 MP3 播放器各项功能。与此同时，针对 DSP 的 MP3 解码问题的理解和解决也成为了 我们这次设计中需要克服的最大难题。相比专用芯片的 MP3 解码，采用 DSP 芯片进 行软解码的灵活性、可移植性、通用性等都具有很大优势。实习中需要用 PROTEL 软 件对外围电路进行设计和绘制，利用 CCS 软件进行汇编程序的编译和调试，在软硬件 设计完成后将其结合进行仿真完成设计要求。 关键词：数字信号处理；MP3；解码；PROTEL 目录目录 1 课题综述.1 1.1 课题来源1 1.2 课题意义1 1.3 预期目标1 1.4 面对问题1 2 系统分析.1 2.1 涉及到的基础知识1 2.2 解决问题的基本思路4 2.3 软件分析4 2.4 硬件分析4 2.5 总体方案4 3 系统设计.5 3.1 软件设计5 3.2 硬件设计6 3.3 程序代码7 4 电路设计.10 4.1 电源电路.10 4.2 FLASH 存储器电路 11 4.3 USB 接口电路.12 4.4 PCB 图13 5 系统仿真与调试.13 总 结.15 致 谢.16 参考文献.17 DSP 技术及应用课程设计报告 0 1 课题综述课题综述 1.1 课题来源课题来源 DSP 应用的快速发展为数字信息产品带来广阔的发展空间，并将支持通信、计算 机和消费类电子产品的数字化融合。与此同时，数字编解码及压缩技术也不断进步， 在对于音视频处理领域也成了当前的热点之一。MP3 在这时也应运而生，成为了当今 科技时尚潮流的代名词，各种手持娱乐终端、消费类电子产品中对于 MP3 播放器的 功能，也是风靡一时。而对于 MP3 的压缩解码器技术理所应当的成为了我们实习的 最好课题。 1.2 课题意义课题意义 随着各种 MP3 的不断更新换代，对于 MP3 的压缩编码解码的要求也就越来越高， 本课题采用基于 DSP 技术下的 MP3 播放器，采用慢速大容量外存加高速小容量外存 的组合方式，音乐文件先从慢速外存下载至高速外存再载入 DSP 的高速 RAM，下载 一部分处理一部分的工作方式，充分体现了当今时代对 MP3 功能的需求。而研究如 何将 DSP 技术和 MP3 有机的结合就成为了我们这次实习的重要意义所在。 1.3 预期目标预期目标 通过对软硬件的设计，使基于 DSP 的 MP3 播放器实现播放、搜索、音量控制、 暂停、删除、锁定、浏览、停止、关机、播放模式控制、音场选择等功能模块。并针 对其不同的功能设定不同的快捷键来方便使用。 1.4 面对问题面对问题 在这次设计过程中，我们需要解决基于 DSP 芯片上的 MP3 软件设计和硬件设计 两大部分。对于软件部分，要利用汇编语言来实现其解码功能，并最终和其各项功能 结合在一起。硬件部分的难点是合理的将各模块的 DSP 芯片有机的连接起来。 2 系统分析系统分析 2.1 涉及到的基础知识涉及到的基础知识 2.1.1 MP3 MP3 全称是动态影像专家压缩标准音频层面 3（Moving Picture Experts Group DSP 技术及应用课程设计报告 1 Audio Layer III） 。是当今较流行的一种数字音频编码和有损压缩格式，它设计用来大 幅度地降低音频数据量，而对于大多数用户来说重放的音质与最初的不压缩音频相比 没有明显的下降。它是在 1991 年由位于德国埃尔朗根的研究组织 Fraunhofer- Gesellschaft 的一组工程师发明和标准化的。 MP3 也是一个数据压缩格式。它丢弃掉脉冲编码调制（PCM）音频数据中对人类 听觉不重要的数据（类似于 JPEG 是一个有损图像压缩） ，从而达到了小得多的文件大 小。在 MP3 中使用了许多技术其中包括心理声学以确定音频的哪一部分可以丢弃。 MP3 音频可以按照不同的位速进行压缩，提供了在数据大小和声音质量之间进行权衡 的一个范围。 2.1.2 DSP 数字信号处理(Digital Signal Processing，简称 DSP)是一门涉及许多学科而又广泛 应用于许多领域的新兴学科。20 世纪 60 年代以来，随着计算机和信息技术的飞速发 展，数字信号处理技术应运而生并得到迅速的发展。数字信号处理是一种通过使用数 学技巧执行转换或提取信息，来处理现实信号的方法，这些信号由数字序列表示。在 过去的二十多年时间里，数字信号处理已经在通信等领域得到极为广泛的应用。 DSP 的优点：对元件值的容限不敏感，受温度、环境等外部因素影响小；容易实 现集成；VLSI 可以分时复用，共享处理器；方便调整处理器的系数实现自适应滤波； 可实现模拟处理不能实现的功能：线性相位、多抽样率处理、级联、易于存储等；可 用于频率非常低的信号。 DSP 的缺点：需要模数转换；受采样频率的限制，处理频率范围有限；数字系统 由耗电的有源器件构成，没有无源设备可靠。但是其优点远远超过缺点。 2.1.3 PDIUSBD12 PDIUSBD12 是一款性价比很高的 USB 器件。它通常用作微控制器系统中实现与 微控制器进行通信的高速通用并行接口，它还支持本地的 DMA 传输；这种实现 USB 接口的标准组件使得设计者可以在各种不同类型微控制器中选择出最合适的微控制器； 这种灵活性减小了开发的时间、风险以及费用（通过使用已有的结构和减少固件上的 投资）从而用最快捷的方法实现最经济的 USB 外设的解决方案； PDIUSBD12 完全符合 USB1.1 版的规范，它还符合大多数器件的分类规格：成像 类、海量存储器件、通信器件、打印设备以及人机接口设备。同样，地 PDIUSBD12 理想地适用于许多外设，例如：打印机、扫描仪、外部的存储设备（Zip 驱动器）和 数码相机等等。它使得当前使用 SCSI 的系统可以立即降低成本； DSP 技术及应用课程设计报告 2 PDIUSBD12 所具有的低挂起功耗连同 LazyClock 输出可以满足使用 ACPI、OnNOW 和 USB 电源管理的要求。低的操作功耗可以应用于使用总线供电的 外设； 此外它还集成了许多特性，包括 SoftConnetTM、GoodLinkTM、可编程时钟输出、 低频晶振和终止寄存器集合。所有这些特性都为系统显著节约了成本，同时使 USB 功能在外设上的应用变得容易。PDIUSBD12 引脚图如图 2-1 所示。 图 2-1 PDIUSBD12 芯片引脚图 D0D7:双向 8 位数据线； ALE: 地址锁存使能信号； CLKOUT：可编程时钟输出； /INT: PDIUSBD12 中断输出； D-: USB D-数据线； D+: USB D+数据线。 2.1.4 SDRAM SDRAM(Synchronous Dynamic Random Access Memory)，同步动态随机存储器， 同步是指 Memory 工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准； 动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存 储，而是自由指定地址进行数据读写。SDRAM 从发展到现在已经经历了四代，分别 是：第一代 SDR SDRAM，第二代 DDR SDRAM，第三代 DDR2 SDRAM，第四代 DDR3 SDRAM。 DSP 技术及应用课程设计报告 3 2.2 解决问题的基本思路解决问题的基本思路 从基础出发，不难看出对于本次课程设计我们需要从两方面考虑，一方面是对于 软件的设计，另一方面是其硬件问题的解决。对于软、硬件的问题我们需要先分析其 设计的要求，并根据其设计要求具体设计方案，分派任务，将一项工程分而治之，各 个击破。即化整为零，整理妥当后在合二为一的综合设计思路。因为 MP3 的编码系 统和各实现模块电路在本次设计中是重点，也是难点，所以对于这部分的工作还是要 做到细致入微的才行。 2.3 软件分析软件分析 通过系统的软件要实现数据存储介质中读取 MP3 码流数据，并保证数据读取的 速度满足系统的需要；能够正确定位 MP3 文件数据的地址和文件长度，为后期进行 歌曲选择打下基础；与此同时，对 MP3 码流进行解码，并且以所需要的格式和方式 输出。解码算法要在目标系统中实现，因此，不但要保证算法的正确性，也要保证算 法的适应性，充分利用目标系统性能特性，并满足系统的运算速度要求；最后，要能 正确协调硬件各个模块的工作，提供正确的芯片控制信号。 2.4 硬件分析硬件分析 对于 MP3 播放器的系统分析除了软件分析，当然还有对其硬件的分析。首先， 做出的硬件要能够对 MP3 码流进行解码，从 MP3 格式恢复成 PCM 码流。系统应该 能够保证解码过程的正确性，并能够满足解码算法在实现过程中所需要的存储空间、 计算速度等需求；而且可以存储一定量的 MP3 码流文件，供解码系统使用。在系统 初步实现时，存储的码流长度至少要保证能够从主观上感受到音频信号解码的效果； 在解码后输出的 PCM 码流通过扬声设备，如耳机、音箱等播放出来，这样才能够从 直观上判断解码的效果，并且方便后期在使用该系统方案时进行直观性能评价和直接 应用；最后，能够满足系统的功率要求。一般情况下，对于电子类便携式系统，或者 嵌入式应用方案来说，系统的功耗要比较低，用电池供电能够满足系统的工作需要。 2.5 总体方案总体方案 对于本次课程设计，我们将设计的工作分为两个部分：即硬件系统部分和软件系 统部分。其中硬件系统主要包括主译码模块、控制模块、模拟音频模块、电源模块等。 软件系统主要实现 MP3 解码算法，存储器访问控制，MP3 文件播放控制等功能。系 统总体设计如图 2-2 所示。 DSP 技术及应用课程设计报告 4 图 2-2 总体设计图 3 系统设计系统设计 3.1 软件设计软件设计 考虑到 MP3 解码软件的复杂度和可读性，整个解码软件采用 DSP C 语言编写。 DSP C 语言具有与标准 ANSI C 语言相同的语法特点，同时还和 DSP 硬件相结合，能 够直接控制 DSP 的在片或外围设备资源。随着信号处理技术的不断发展，DSP 的 C 语言编译器编译效率也越来越高，54X 系列的 C 语言编译器效率能达到 6070，6000 系列的编译器效率高达 80。所以用 C 语言来对 DSP 进行编程是 必然的趋势。 MP3 解码算法虽然复杂，但是整个解码过程分为各个模块进行，各个模块之间相 对比较独立。在整个解码软件的设计过程中，对各个模块采用子函数的方式，各个模 块间的联系表现为函数的参数传递。整个解码软件由一个主函数控制，调度各个模块 的有序运行。 软件系统设计方案是用 DSP 软件实现 MP3 解码算法功能，并完成相应的接口访 问功能，包括控制子系统和 MP3 子系统两部分。控制子系统包括通用驱动、FLASH DSP 技术及应用课程设计报告 5 文件系统、HPI 驱动等部分；MP3 子系统包括 HPI 驱动、MP3 解码、输出均衡、D/A 转换等部分。软件功能设计原理如图 3-1 所示。 图 3-1 MP3 软件系统设计图 3.2 硬件设计硬件设计 对于硬件平台设计的结构框图如图 3-2 所示。 图 3-2 硬件平台结构图 从结构图可以看出，整个硬件平台分为以下几个部分： 核心处理器 TMS320VC5416，用来执行 MP3 解码程序以及一些控制功能。 可编程逻辑芯片 CPLD，作为各个模块间的接口，包括地址译码、时序控制及格 式转换等功能。 存储器模块，包括程序存储器、大容量与非数据存储器，程序存储器为 FLASH DSP 技术及应用课程设计报告 6 器件，用来存储 DSP 的可执行程序，上电后加载到 DSP 内部程序空间运行解码程序， 数据存储器用来存储 MP3 数据。 音频 CODEC，用来对 DSP 输入/输出地音频流进行数模转换，播放 MP3 音乐。 与 PC 机的接口，即 USB 接口，用来传送大容量 MP3 数据。 电源，用来给整个电路板供电。 整个硬件平台的工作流程如下：首先通过串口或 USB 接口从 PC 机中下载 MP3 数据，存储在大容量数据存储器中。DSP 读取存储器中的数据进行解码，还原出 PCM 信号，再通过 DSP 的缓冲串口送到音频 CODEC，最终播放出 MP3 音乐。 3.3 程序代码程序代码 .title “CVSDcoder.asm“ .mmregs STACK .usect“STACK“,10h .global Init,Begin DeltaMax.set 1280h DeltaMin.set 65h Beta .set 99h Delta0CVSD.set 10h .data TBL: .word 0,1,0 .bss ThreeJudge,3 .bss InData,1 .bss OutData,1 .bss DeltaCVSD,1 .bss ValPreCVSD,1 .text Init:STM#ThreeJudge,AR5 ;将 ThreeJudge 的地址赋给 AR5 RPT#3 ;重复执行以下指令 3 次 MVPD TBL,*AR5+ ;将 TBL 的数据赋给 AR5 指定的地址空间 STM#ThreeJudge,AR5 ;将 ThreeJudge 的地址赋给 AR5 ST#20,*(DeltaCVSD) ;将立即数 20 赋给 DeltaCVSD DSP 技术及应用课程设计报告 7 ST#0,*(ValPreCVSD) ;将立即数 0 赋给 ValPreCVSD ST#100,*(InData) ;将立即数 100 赋给 InData Begin:LD *(InData),A ;将 InData 的内容赋给 A STLM A,AR1 ;将 InData 的内容赋给 AR1 LD *(ValPreCVSD),A ;将 ValPreCVSD 的地址赋给 A STLM A,AR0 ;将 ValPreCVSD 的内容赋给 AR0 CMPR LT,AR1 ;AR1-AR0，小于零置 TC 位为 1 BC DiffNeg,TC ;TC=1 跳转到 DiffNeg STM#1,*AR5+ ;ThreeJudgeCVSD0=1 ST#1,*(OutData) ;OutData=1;判断三连码 LD#1,A AND*AR5+,A AND*AR5+,A BC L1,ANEQ ;A 不等于零，A=1(三连码)跳转到 L1 STM#DeltaCVSD,AR6 ;将 DeltaCVSD 赋给 A STM#Beta,T ;将 Beta 赋给 T MPY AR6,A ;DeltaCVSD*=Beta; B L2 L1:LD#DeltaCVSD,A ;将 DeltaCVSD 赋给 A STM#Delta0CVSD,AR3 ;将 Delta0CVSD 赋给 AR3 ADD AR3,A ;DeltaCVSD+=Delta0CVSD; ;判断 Delta 是否超出最大值 L2:STM#DeltaMax,AR0 ;将 DeltaMax 赋给 AR0 STL A,AR4 ;A 的低 16 位赋给 AR4 CMPR LT,AR4 ;AR4 小于 AR0，没有超出最大值，置 TC 为 BC L3,TC ;没有超出最大值，跳转 LD AR0,A ;如果超出最大值，置 A 为 AR0，即最大值 ;判断 Delta 是否超出最小值 L3:STM#DeltaMin,AR0 ;将 DeltaMin 赋给 AR0 STL A,AR4 ;A 的低 16 位赋给 AR4 CMPR GT,AR4 ;AR4 大于 AR0，没有超出最小值，置 TC 为 DSP 技术及应用课程设计报告 8 BC L4,TC ;没有超出最小值，跳转 LD AR0,A ;如果超出最小值，置 A 为 AR0，即最小值 L4:STL A,*(DeltaCVSD) ;将 A 的低 16 位值赋给 DeltaCVSD STM#ValPreCVSD,AR4 ;将 ValPreCVSD 的地址赋给 AR4 ADD*AR4,A ;AR4 所指向的内容与 A 相加 STL A,*(ValPreCVSD) ;将 A 低 16 位值赋给 ValPreCVSD B ending DiffNeg:STM#0,*AR5+ ;ThreeJudgeCVSD0=0; ST#0,*(OutData) ;OutData=0 ;判断三连码 LD#0,A ADD*AR5+,A ADD*AR5+,A BC L5,ANEQ ;A 不为零(非三连码)跳转到 L5 LD#DeltaCVSD,A STM#Delta0CVSD,AR3; ADD AR3,A ;DeltaCVSD+=Delta0CVSD; B L6 L5:STM#DeltaCVSD,AR6 STM#Beta,T MPY AR6,A ;DeltaCVSD*=Beta; L6:STM#DeltaMax,AR0 STL A,AR4 CMPR LT,AR4 ;AR4 小于 AR0，置 TC 为 1 BC L7,TC ;没有超出最大值 LD AR0,A L7:STM#DeltaMin,AR0 CMPR GT,AR4 ;AR4 大于 AR0，置 TC 为 1 BC L8,TC ;没有超出最小值 LD AR0,A L8:STL A,*(DeltaCVSD) DSP 技术及应用课程设计报告 9 STL A,AR4 STM#ValPreCVSD,AR6 LD*(AR6),A SUB AR4,A STL A,*(ValPreCVSD) ending:STL A,*(ValPreCVSD) .END 4 电路设计电路设计 4.1 电源电路电源电路 TMS320VC5416 的内核电压典型值为 1.26V，电压范围为 1.11.8V；外部接口电 压典型值为 3.3V，电压范围为 3.03.6V。另外单片机需+5V 供电；电平转换电路需 3.3V 供电；故电源系统有 5V、3.3V 和 1.26V 四种电压。电系统的 5V 电压由外部稳 压电源供给；3.3V 和 1.26V 由系统内部线性电压调节器提供。采用 TPS70348 线性调 压电路芯片，能满足系统设计要求。 TPS70348 为双输出低漏电压调整器，具有快速瞬态响应功能；3.3V/1.26V 可调电 压输出；输出电流范围为 01A；200ms 延迟的双通道上电复位；热关断保护；超低 静态电流，典型值为 80uA；关断电流为 1uA。采用 TPS70348 构成的电源电路如图 4- 1 所示。从外部稳压电源引入 5V 电压。5V 电压一方面输入给 TPS70348，经 TPS70348 后输出电压 1.26V 和 3.3V,另一方面又直接供给内核电源。 DSP 技术及应用课程设计报告 10 图 4-1 电源电路图 4.2 FLASH 存储器存储器电路电路 DSP 与 FLASH 是主从关系，由 DSP 的相关输出管脚控制 FLASH 的擦除和读写。 其中，A0 一 A18 为地址线，DOD7 为数据线。FLASH 用于存放引导程序段和用户 代码，由 DSP 软件编程来写入。当系统脱机加电时，DSP 首先从外部 FLASH 指定的 引导程序段的起始位置处开始执行引导装载。所谓引导装载，就是将原先存储在 FLASH 中的用户代码移植到 DSP 内部的高速执行单元，然后将程序指针设置为用户 代码的起始地址。这样，接下来就可以利用 DSP 资源高速执行用户代码了。对于 MP3 解码器而言，存储容量是非常关键的问题，一首 4 分钟的 MP3 约占 4M 字节， 因此需要大容量存储器来存储这些数据。 由于本系统 DSP 采用 ROM 加载方式，在上电复位之后首先将 CE1 空间的程序代 码搬到片内地址 O 处开始运行，因此 FLASH 主要分配到 DSP 的外部 CE1 空间。为 使 DSP 能够正确地从 FLASH 引导并加载程序，还需配置相应的引脚。由于 DSP 提供 了与 FLASH 的无缝接口，因此设计 FLASH 的接口电路就变得相对较简单。其模块电 路图如下图所示。 图 4-2 FLASH 存储器模块电路图 DSP 技术及应用课程设计报告 11 4.3 USB 接口电路接口电路 为了实现从 PC 端高速地下载数据，我们采用 Philips 公司的 PDIUSBDl2 芯片做为 桥接芯片，它完全符合 USBl1 标准，同时内部集成 320 字节多结构 FIFO 存储器， 主要通过 RD 读信号，WR 写信号，CS 片选，AO 地址标志位，ALE 地址锁存， DOD7 数据线来实现与 DSP 的接口。为了能和不同类型微处理器接口，PDIUSBDl2 的 AO 和 ALE 可有两种不同设置方式： 当 ALE=0，表示数据线和地址线分开，此时 AO=0，传送数据；A0=I，传送指令。 当 AO=1，表示数据线和地址线复用，此时 ALE 的下降沿就用来锁存地址信息。 USB 芯片和 DSP 的接口采用第一种方式，如图 4-3 所示，通过 AO 的设置来确定 I/O 总线上传输的是数据或者指令内容。对 USBDl2 的操作也是通过模拟它的读写时 序来完成的。 USB 芯片与 DSP 及 PC 的连接如图 4-3 所示，其中 DOD7、A0、INT USB 连接 到 DSP 的相应管脚。 图 4-3 USB 接口电路图 DSP 技术及应用课程设计报告 12 4.4 PCB 图图 图 4-4 PCB 图 5 系统仿真与调试系统仿真与调试 整个硬件平台经过原理图设计、PCB 设计及硬件制版后，就要进行系统的调试。 调试的目的是保证平台各部分模块的正常运作，为 MP3 播放器功能的实现提供基础。 硬件的调试主要是把电路各种参数调整到符合设计要求。先排除硬件故障，包括 设计性错误和工艺性障碍。一般原则是先静态后动态。利用万用表或逻辑测试仪器， 检查电路中的各器件以及引脚是否连接正确，是否有短路障碍。若这些都没问题，则 可上电调试。 在串口调试过程中，采用串口与闪存联合调试的方法，对串口接收到的数据直接 存入闪存中。对串口的调试主要是对寄存器的编程配置。对寄存器的编程主要包括两 部分：初始化和数据收发。初始化编程主要完成对其工作模式的设定及内部寄存器的 DSP 技术及应用课程设计报告 13 设置；对于数据的收发，一般采用中断方式，并且在每次收发数据时，都要通过握手 信号来判断通信链路的当前状态，以确保通信的可靠性。寄存器初始化完毕后，便可 从 PC 机接收数据。PC 端的软件采用串口调试，可以发送或接收任意字节的数据。调 试开始时，首先对串口芯片进行初始化，然后再对闪存进行块擦除；擦除成功后，PC 端开始发送 MP3 数据，寄存器接收串行数据并转换成并行数据后，以中断的形式通 知 DSP，DSP 以字节为单位从寄存器读取数据存在片内 RAM 中，存满一页(512 字节) 便启动闪存卡编程操作，将数据写入闪存中。最后检验写入闪存中的数据，如不成功 将重新执行以上操作。在对这一模块调试成功后，可以实现 PC 机与硬件平台间的数 据交换。 在音频调试过程中，采取声音回放的方法来验证 CODEC 的正常工作。先对模拟 音频信号进行采样，采样值存在 DSP 的内部缓冲区中，积累了一定数量的采样值后， 再通过 MCBSP 口传送给 CODEC 播放。如能实现这样的过程证明 CODEC 能够正常 工作。程序编译完成后，通过仿真器下载到目标板运行，在 CODEC 的音频输入端输 入模拟音频信号，在 CODEC 的输出端插上耳机就能听见悦耳的音乐，说明 CODEC 的工作正常。 DSP 技术及应用课程设计报告 14 总总 结结 这次课程设计对我来说应该算是一次意义非凡的实践了。虽然最后做出来的结果 并没有实现预期目标里面的所有要求，但就做出的成果对我而言，已经是收获颇多了。 这次所选的课题是基于 DSP 的 MP3 播放器的设计，这个课题并不是教材上面规定的 课题，选择它的一部分原因或许也是想对自己学习认知能力的一次考验。从课题的选 择开始，到硬件和软件系统的设计，这其中经历了很多困难，但是更重要的是在这个 过程中我得到了很大的锻炼。 通过学习本次课程设计包含的软件和硬件知识，并让我切实体会到了 DSP 在实际 中的应用，所以在完成课程设计的同时也让我们了解到知识在生活中的重要性，还间 接地反映了我们在软硬件设计和制作方面的不足。在这一周的设计过程中我从对原理 图的设计到对程序的编译、仿真工作，让我充实的体会到了课程设计的乐趣。一些原 理虽然看似简单，但做起来却是一个细致的工作。 另外，通过本次课程设计，我对