数字电子技术课程设计.doc

数字电子技术课程设计七段数码管显示时钟学院：信息科学与工程学院 专业：电子信息科学与技术 班级：电科08-1班 姓名：付洪洲 学号：200801050104一、 设计任务（一）系统功能制作一个由七段显示数码管显示的电子时钟系统，要求该系统：1、能够正常显示时间（Hour：Min：Sec）、日期（Year：Month：Day）和星期（模式切换）；2、有专门的MODE按键设置数码管显示模式和设置模式，以及专门的UP键、DOWN键来设置；（二）方案制定根据系统功能制定设计方案，如下：1、现在流行的串行时钟电路很多，采用时钟芯片（如DS1302、 DS1307、PCF8485等）来实现实时时钟 2、利用MCS-51单片机作为主芯片，8位边沿触发式移位寄存器74HC164作辅助芯片，配以合适的外围电路，完成对七段显示数码管的显示控制（三）方案选择以上两种方案均能实现系统要求，方案一采用时钟芯片，通过单片机控制，来实现数码管的显示；方案二直接用单片机做主芯片，配以74HC164芯片串入并出，来控制数码管显示；两种方案相比较，成本相近，方案一电路较为简单，实现较为方便，方案二更能体现对单片机主芯片的应用，作为应用和学习并重的课程设计，选用方案二进行设计（四）设计材料1、AT89S51单片机12、74HC16463、七段显示数码管5106BS（共阳）64、1K、1/4W五色环电阻455、电解电容：25V/100uF1,25V/10uF26、独石电容：104P（0.1uF）77、6MHz晶振18、按键：12*12*6按键39、电源接插件HT5.08110、1N4148开关二极管111、3mm红发红（高亮）发光二极管412、导线（接电源，两根，红黑）13、电烙铁、焊锡，焊接用14、+5V直流电压源（五）具体设计1、系统框图及原理图设计2、系统电路的PCB印制板设计3、系统电路板焊接，硬件环境仿真（六）设计环境1、Win-XP下Protel99SE2、Keil uVision2+DVCC-51B仿真环境二、实际设计并行信号七段显示数码管（显示模块）串行信号74HC164（8位边沿触发式移位寄存器）（一）系统框图设计MCS-51单片机（主控芯片）图1 七段数码管显示时钟系统框图框图分析：1、MCS-51单片机外围合适的电路作为主控芯片，在系统时钟的作用下向74HC164发送串行信号2、8位边沿触发式移位寄存器74HC164接收到单片机发送的串行信号，给数码管送出并行信号，控制数码管的显示3、七段数码管作为显示模块，接收到并行控制信号完成显示功能（二）系统原理图设计在Protel99SE环境中制作需要的元器件原理图符号，绘制系统原理图图2 七段数码管显示时钟系统电路原理图（三）系统PCB版图设计图3 系统原理图生成的网标文件（部分截屏）图4 在PCB版图编辑器成功导入网标文件图5 七段数码管显示时钟系统PCB版图（隐藏Polygon Plane）图6 PCB版图DRC检查结果图7 PCB版图Toplayer层图8 PCB版图Bottomlayer层图9 PCB版图Topoverlay层（四）控制程序三、芯片资料（一）MCS-51单片机 ATS89C51 AT89S51是一个低功耗，高性能CMOS 8位单片机，片内含4k Bytes ISP(In-system programmable)的可反复擦写1000次的Flash只读程序存储器，器件采用ATMEL公司的高密度、非易失性存储技术制造，兼容标准MCS-51指令系统及80C51引脚结构，芯片内集成了通用8位中央处理器和ISP Flash存储单元，功能强大的微型计算机的AT89S51可为许多嵌入式控制应用系统提供高性价比的解决方案。ATS89C51引脚图AT89S51具有如下特点：40个引脚，4k Bytes Flash片内程序存储器，128 bytes的随机存取数据存储器（RAM），32个外部双向输入/输出（I/O）口，5个中断优先级2层中断嵌套中断，2个16位可编程定时计数器,2个全双工串行通信口，看门狗（WDT）电路，片内时钟振荡器。 此外，AT89S51设计和配置了振荡频率可为0Hz并可通过软件设置省电模式。空闲模式下，CPU暂停工作，而RAM定时计数器，串行口，外中断系统可继续工作，掉电模式冻结振荡器而保存RAM的数据，停止芯片其它功能直至外中断激活或硬件复位。同时该芯片还具有PDIP、TQFP和PLCC等三种封装形式，以适应不同产品的需求。 1主要特性： 8031 CPU与MCS-51 兼容 4K字节可编程FLASH存储器(寿命：1000写/擦循环) 全静态工作：0Hz-33MHz 三级程序存储器保密锁定 128*8位内部RAM 32条可编程I/O线 两个16位定时器/计数器 6个中断源 可编程串行通道 低功耗的闲置和掉电模式 片内振荡器和时钟电路 2管脚说明： VCC：供电电压。 GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断0） P3.3 /INT1（外部中断1） P3.4 T0（记时器0外部输入） P3.5 T1（记时器1外部输入） P3.6 /WR（外部数据存储器写选通） P3.7 /RD（外部数据存储器读选通） P3口同时为闪烁编程和编程校验接收一些控制信号。 I/O口作为输入口时有两种工作方式，即所谓的读端口与读引脚。读端口时实际上并不从外部读入数据，而是把端口锁存器的内容读入到内部总线，经过某种运算或变换后再写回到端口锁存器。只有读端口时才真正地把外部的数据读入到内部总线。上面图中的两个三角形表示的就是输入缓冲器CPU将根据不同的指令分别发出读端口或读引脚信号以完成不同的操作。这是由硬件自动完成的，不需要我们操心，1然后再实行读引脚操作，否则就可能读入出错，为什么看上面的图，如果不对端口置1端口锁存器原来的状态有可能为0Q端为0Q为1加到场效应管栅极的信号为1，该场效应管就导通对地呈现低阻抗，此时即使引脚上输入的信号为1，也会因端口的低阻抗而使信号变低使得外加的1信号读入后不一定是1。若先执行置1操作，则可以使场效应管截止引脚信号直接加到三态缓冲器中实现正确的读入，由于在输入操作时还必须附加一个准备动作，所以这类I/O口被称为准双向口。89C51的P0/P1/P2/P3口作为输入时都是准双向口。接下来让我们再看另一个问题，从图中可以看出这四个端口还有一个差别，除了P1口外P0P2P3口都还有其他的功能。 RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。 /PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。 /EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。（二）8位边沿触发式移位寄存器74HC1648 位串入、并出移位寄存器 74HC164、74HCT164 是高速硅门 CMOS 器件，与低功耗肖特基型 TTL (LSTTL) 器件的引脚兼容。74HC164、74HCT164 是 8 位边沿触发式移位寄存器，串行输入数据，然后并行输出。数据通过两个输入端（DSA 或 DSB）之一串行输入；任一输入端可以用作高电平使能端，控制另一输入端的数据输入。两个输入端或者连接在一起，或者把不用的输入端接高电平，一定不要悬空。 时钟 (CP) 每次由低变高时，数据右移一位，输入到 Q0， Q0 是两个数据输入端（DSA 和 DSB）的逻辑与，它将上升时钟沿之前保持一个建立时间的长度。 主复位 (MR) 输入端上的一个低电平将使其它所有输入端都无效，同时非同步地清除寄存器，强制所有的输出为低电平。 编辑本段特性门控串行数据输入 异步中央复位 符合 JEDEC 标准 no. 7A 静电放电 (ESD) 保护： HBM EIA/JESD22-A114-B 超过 2000 V MM EIA/JESD22-A115-A 超过 200 V 。 多种封装形式 额定从 -40 C 至 +85 C 和 -40 C 至 +125 C 。 编辑本段其它引脚信息DIP14、SO14、SSOP14 和 TSSOP14 封装的引脚配置 引脚说明 符号引脚说明DSA1数据输入DSB2数据输入Q0Q336输出GND7地 (0 V)CP8时钟输入（低电平到高电平边沿触发）/M/R9中央复位输入（低电平有效）Q4Q71013输出VCC14正电源功能表 工作模式输入输出/M/RCPDSADSBQ0Q1 至 Q7复位（清除）LLXXLL 至 L移位HllLq0 至 q6HlhLq0 至 q6HhlLq0 至 q6HhHHq0 至 q6H = HIGH（高）电平 h = 先于低-至-高时钟跃变一个建立时间 (set-up time) 的 HIGH（高）电平 L = LOW（低）电平 l = 先于低-至-高时钟跃变一个建立时间 (set-up time) 的 LOW（低）电平 q = 小写字母代表先于低-至-高时钟跃变一个建立时间的参考输入 (referenced input) 的状态 = 低-至-高时钟跃