具有VGA接口的PAL一体化摄像机设计.doc

精品论文大集合具有 vga 接口的 pal 一体化摄像机设计刘康，程永强 太原理工大学信息工程学院，山西太原（030024） e-mail：摘要：基于 sony 的 icx229ak pal 制 ccd 芯片组，设计了具有 vga 接口的一体化摄 像机。采用 dsp+fpga+asic 的构架，完成了视频信号的采集和显示。在 fpga 中实现了 自动聚焦、自动光圈等关键技术，并扩展了新型的如 4 副图像存储、鼠标驱动及划线、实时图像与存储图像同屏对比、osd 显示等实用功能。通过 pw1226 将帧率提升到 60 帧/秒，并对图像进行放大，最终完成了 pal 制数字视频信号到 vga 格式的转换，分辨率为 1024*768。 实现了复合视频、s-video 和 vga 三种视频信号的同时输出。可用于视频展台及实时监控 等方面，大大提高了输出图像的质量。关键词：pal；vga；fpga；自动聚焦；图像放大中图分类号：tp320.11引言一体化摄像机因其体积小巧，价格低廉，安装简便等原因越来越广泛的应用于监控、教 育、医学等领域。一体化摄像机要根据使用对象的情况和要求来正确设计1。系统设计中设 计方案是设计的基础，直接影响系统图像的质量和应用范围。基于 fpga 器件的可并行处 理能力及其可重复编程的灵活性2，本文提出了一种以 dsp+fpga+asic 为架构的系统解决 方案。改善了以往一体化摄像机功能扩展困难的问题。2. 系统硬件设计该系统硬件框图如图 1 所示。图 1 系统硬件框图视频采集模块采用的是 sony 公司 pal 制 ccd 图像传感器套件,主要包括 470k 像素 pal 制 ccd icx229ak、afe（模拟前端）cxa2096n、和专业 dsp cxd4103。该模块先 将 ccd 采 集到的图像 数据经 dsp 处理后， 输出分辨率为 748*584 的 pal 制 yuv(4:2:2)itu-rec656 格式的数字视频信号，同时输出行、场参考信号和像素时钟信号。 这些信号先经过功能扩展子系统进行功能扩展，如发送每一帧的灰度插值比较送给视频控制 子系统做自动聚焦判断、4 副图像存储、鼠标驱动及划线功能、实时图像与存储图像上下对 比左右对比、osd 显示等功能的叠加。处理后的信号最终送到视频显示模块，经过 asic（专 用集成电路）处理后产生 rgb 图像信号及标准 svga 格式的行、场同步信号，使图像传感 器采集的图像可在 vga 显示器上实时显示。同时，视频控制模块按要求操作视频显示模块 实现图像冻结、负片显示、镜像、彩色/黑白选择输出等功能。- 5 -2.1 视频采集模块视频采集模块硬件框图如图 2 所示。图 2 视频采集模块硬件框图系统上电后，dsp 从 eeprom 中读取初始化信息。初始化完成后，dsp 产生 ccd 行、 场时序信号，同时产生 afe(模拟前端)的采样时序信号。ccd 在行、场时序作用下，送出 采集的原始图像数据，在 afe 经过 cds、agc 后，将量化后的信号送入 dsp。dsp 内建 一个 10bit 的 adc 将量化的信号转为数字信号，在对其进行噪声滤波，电平箝位，自动白 平衡，边缘增强等处理后，输出 pal 制 yuv(4:2:2)格式的数字视频信号。同时 dsp 可以直 接输出复合视频及 s-video。2.2 功能扩展模块功能扩展模块硬件框图如图 3 所示。图 3 功能扩展模块硬件框图fpga 采用 xilinx（赛灵思）公司的 xc3s250e。fpga 将接收的 yuv(4:2:2)格式的 信号进行处理，首先 fpga 通过对图像亮度信号 y 的处理，发送每一帧的灰度插值比较送 给视频控制模块通过单片机做自动聚焦判断。单片机依据该信号可判断出聚焦马达的驱动方 向，从而可实现自动聚焦功能。其次通过两个 sdram 作为帧缓存，完成 4 副图像存储功能； 及实时图像与存储图像进行同屏对比，具体分为上下同屏对比及左右同屏对比。然后经过计 算用自定义的单色像素代替原图像中某些像素从而实现 osd 显示。此外，通过 fpga 中驱 动模块实现 ps/2 鼠标驱动，完成鼠标划线、擦除划线、鼠标及划线颜色更改功能；最后 fpga 将已经处理过的 yuv(4:2:2)格式送到视频显示模块。2.3 视频控制模块视频控制模块硬件框图如图 4 所示。图 4 视频控制模块硬件框图外界的各种命令，通过串口，发送到单片机（选用 lpc2131），单片机与 fpga 配合完成各种功能的控制，包括通过驱动电路对步进电机进行驱动和控制3，完成变焦马达和光圈 的控制，从而完成自动、手动聚焦和调整亮度功能。同时单片机通过 i2c 对视频显示模块核心芯片 pw1226 进行初始化配置和后期的控制。2.4 视频显示模块视频显示模块硬件框图如图 5 所示。图 5 视频显示模块硬件框图单片机对 asic（采用 pixelworks 公司的 pw1226）初始化结束后，pw1226 开始接收 fpga 已经处理过的 yuv(4:2:2)格式的信号。通过一片 sdram 完成隔行到逐行的转换，并 将帧率提升到 60hz。从 sdram 中读出的数据，经色空间转换完成 yuv 信号到 rgb 格式 的转换。先采用临近插值法，对 yuv(4:2:2)格式的信号进行插值，后根据 ccir601 说明， 将数字 yuv 转为 rgb 信号。数字 yuv 到 rgb 格式转换的公式为4：r1.16440.00001.5966 y 16 g = 1.16440.39200.8132 *u 128式 1 b1.16442.01840.0000 v 128对图像进行插值放大和 d/a 转换后,在 pw1226 时序发生器模块产生的行、场同步信号 同步下将 pal 制视频信号转换成 vga 信号并实时显示。并且在工作过程可以通过单片机改 变 pw1226 寄存器的设置，从而实现图像黑白和彩色输出的切换、图像负片显示及冻结功能。3. fpga 内部模块实现fpga 内部结构如图 6 所示。图 6 fpga 内部结构框图3.1 图像控制模块该模块首先对输入信号进行奇偶场识别，奇场扫描的第一行有 374 个像素，偶场扫描的 第一行有 748 个像素，通过对一场的第一行数据计数判断，可知当前场为奇场或偶场，然后 从下一个奇场开始接收数据。这样确保了相邻两场为一帧完整的图像。此模块为深度 748、 宽度 16bit 的异步 fifo（先进先出），写地址计数器为 0 到 748 的循环计数器，当其计数到300 或 700 时，给主控制器发读信号，主控制器随后产生 fifo 的读使能信号，使读使能信号在连续的 374 个读时钟周期内一直有效，即可连续读出 374 个数据。本设计读时钟频率大于写时钟频率，不会产生数据写满溢出的现象。 主控制器通过对输入缓冲的读请求信号和输出缓冲的写请求信号处理，来实现对两个sdram 的读、写切换5。该模块首先完成对 sdram 的初始化， sdram 被设置成连续的 全页迸发模式。然后 sdram 进入正常工作状态，准备接收读、写命令。当 sdram 在空 闲状态下，为保持其数据不丢失，必须对其进行定时刷新，一般要求 64ms 内刷新 4096 次， 但是当 sdram 在进行读、写迸发时，自动刷新命令会打断读、写，从而造成数据丢失。该 设计中，在 64ms 内对 sdram 至少进行 4096 次读、写操作，所以可以不必对其进行刷新。 当 sdram 读、写到 374 时，发出预充命令，来停止迸发，同时关闭当前行，为下一次读、 写作好准备。sdram 被设置成迸发模式，迸发长度为 374。首先时序发生器利用 40mhz 的主时钟产生符合 vesa 标准的行、场同步信号，同时在 行、场参考信号都有效，且行计数器大于 39 且小于 788、场计数器大于 19 且小于 604 时产 生输出缓冲的读使能信号。输出模块为深度 748、宽度 16bit 的异步 fifo。写时钟和读时钟 同为 40mhz 的主时钟 ，当读使能有效时，启动读计数器从 0 到 799 循环计数。该设计每 隔 10 个数据将前一个数据重复读出，直到输出 800 个数据。当读计数器计到 100 或 500 时， 该模块向主控制器模块发写请求命令。在行、场消隐期间，读使能信号无效，所以，不会产 生读空现象。3.2 osd(on screen display)模块此模块的功能是在显示器上显示当前的操作状态。本系统 osd 显示包括：开机启动画 面、亮度调节、放缩程度、负片、镜像、彩色、黑白、冻结、解冻等。具体实现方法为：首 先根据具体字符在屏幕上出现的位置来确定 osd 所要占用的像素位置，然后根据时序发生 模块产生的行列计数器来判断当前是否到达要显示 osd 的位置，当到达位置时用 osd 显示 的色彩值代替原来的图像像素值，通过像素的组合在屏幕上达到显示 osd 的目的。3.3 自动光圈算法在 fpga 内部实现一个简易 spi 通信模块，该模块用来和专用 dsp 进行通信。首先用 fpga 读取 dsp 中相关光度值寄存器值，并对数据进行处理判断得出当前光度值，同时读 取光圈 hall 传感器的值，然后根据光度值和 hall 值判断当前外界光线环境进而判定二者对 应关系表，根据设定的基准光度值查表得此光照环境下对应 hall 值，最后根据 hall 值发送 合适的 pwm 脉冲使光圈快速移动到指定位置。图 7 光度值与霍尔值对应关系4. 结论本文基于 fpga 进行设计，简化了硬件系统逻辑控制电路，实现了高分辨率图像的实时 显示。增加了自动聚焦、自动光圈控制、图像冻结、负片显示、图形/文本选择、彩色/黑白 选择、osd 显示等功能。并且 fpga 还留有许多端口可进行功能扩展。因此，该系统在硬 件结构和 fpga 内部逻辑功能实现方面都具有良好的可升级特性。在进一步研究中，还可以 实现图像翻转，等功能，并且可以通过改进图像放大算法，以期得到更好图像质量。该设计 可应用到实时监控、数字视频展台等方向，具有实时性高、图像质量较好、功能可扩展等优 点。参考文献1.范敦浩.图像监控系统摄像机和镜头的选择.通信电源技术,2003 年 8 月,（4）:23-27. 2.徐欣,于红旗,易凡等.基于 fpga 的嵌入式系统设计m.北京:机械工业出版社,2005. 3.刘宝廷,程树康等.步进电机及其驱动控制系统m.哈尔滨:哈尔滨工业大学出版社,2003.4.zhou chang-guo, kohu leslie, rice daniel, et al.mpeg video decoding with the ultrasparc visusl instruction setj.ieee computer society international conference,1995,470475.5.孟宪元,钱伟康.fpga 嵌入式系统设计m.北京:电子工业出版社,2007.the design of pal integrative camera with vga interfaceliu kang, cheng yong-qiangcollege of information engineering , taiyuan university of technology taiyuan , shanxi（030024)abstractbased on the group of sony company icx229ak pal image sensor, a pal integrative camera withvga interface is designed in this paper. using the dsp + fpga + asic architecture, it completed the acquisition of the video signal and display. and achieved key technologies of auto-focusing and auto iris in the fpga . and expanded new type practical functions such as four images storage, mouse drive, real-time images and stored images comparison in the same screen, osd display, etc. the frame wasconverted 60hz and image was magnified by pw1226. and eventually completed the pal digitalvideo signal to the vga format conversion, the resolution is 1024 * 768. it achieved composite video, s-video a