集成触发器.ppt

4.1 基本触发器 4.2 同步触发器 4.3 集成触发器 本章小结,触发器的种类很多，大致可按以下几种方式进行分类： 根据是否有时钟脉冲输入端，可将触发器分为基本触发器和钟控触发器等； 根据逻辑功能的不同，可将触发器分为RS触发器、D触发器、JK触发器、T触发器和T触发器等；,根据电路结构的不同，可将触发器分为基本触发器、同步触发器、主从触发器和边沿触发器等； 根据触发方式的不同，可将触发器分为电平触发器、主从触发器和边沿触发器等。 触发器的逻辑功能可用功能表（特性表）、特性方程、状态图（状态转换图）和时序图（时序波形图）来描述。,图4-1 基本RS触发器 (a) 逻辑图; (b) 逻辑符号,表4-1 基本RS触发器功能表,4.2 同步触发器,4.2.1 同步RS触发器 1. 基本结构,图4-2 同步RS触发器 (a) 逻辑图; (b) 逻辑符号,表4-2 同步RS触发器功能表,3. 特性方程 触发器的特性方程，是指触发器输出状态的次态Qn+1与现态Qn及输入之间的逻辑关系表达式。触发器现态Qn既是触发器现在的输出状态，又同时与输入信号共同决定着触发器的下一个输出状态: 次态Qn+1。所以，特性方程实际上是以触发器的输入及现态作变量，输出次态为函数的逻辑方程。由逻辑图可得到同步RS触发器的特性方程如下：,（4-2）,（4-1）,将方程（4-1）代入方程（4-2），得,（4-3）,因为R和S不能同时为1(否则出现不定状态)，所以在特性方程中应加入约束条件，可得RS触发器特性方程为,(约束条件),4. 时序图,图4-3同步RS触发器的时序图,时序图是根据触发器的功能做出的，具体规律是：首先看CP脉冲，以决定触发器Q端的变化时刻，只有在CP=1时Q端才有可能发生变化；其次再看触发器输入(RS)以决定Q的具体变化状态。如图43中，在第一个脉冲作用时(CP=1)， 触发器输入S=R=0，可知触发器此时处于保持状态， 故Q不变化。在第二个脉冲作用时，触发器输入S=1、R=0， 处于置1状态，故Q=1。依此类推，值得注意的是，在第七个脉冲作用时，S和R均变化了2次，故Q也跟随变化2次，即先置1又置0。,像这样在一个CP期间触发器翻转2次或2次以上的情况，称为触发器发生了空翻，这在实际使用中是需要禁止的，这也是这种同步触发器所存在的问题。由前面分析可知，当R=S=1时，RS触发器存在着不定状态，这在实际使用中非常不方便，故将它进行适当的变化可得到另外2种常用的触发器。,4.2.2 同步D触发器,图4-4同步D触发器 (a) 逻辑图； (b) 逻辑符号,（4-5）,表4-3 D触发器的功能表,从功能表和特性方程可看出，D触发器的次态总是与输入端D保持一致，即状态Qn+1仅取决于控制输入D，而与现态Qn无关。因为D触发器广泛用于数据存储，所以也称为数据触发器。,（4-6）,图4-5同步JK触发器 (a) 逻辑图；(b) 逻辑符号,表4-4 JK触发器的功能表,4.2.4 T触发器和T触发器 T触发器可看成是JK触发器在J=K条件下的特例，它只有一个控制输入端T端。图4-6是T触发器的逻辑图，表45是其功能表。 T触发器的特性方程为,(4-7),如果将T触发器的T端接高电平，则成为T触发器。它的逻辑功能为次态是现态的反。 T触发器的特性方程为,(4-8),图4-6 T触发器的逻辑图,表4-5 T触发器的功能表,4.3 集成触发器,图4-7维持阻塞型D触发器 逻辑图; (b) 逻辑符号,例4-1 维持阻塞D触发器的CP脉冲和输入信号D的波形如图4-8所示，画出Q端的波形。 解 触发器输出Q的变化波形取决于CP脉冲及输入信号D， 由于维持阻塞D触发器是上升沿触发，故作图时首先找出各CP脉冲的上升沿，再根据当时的输入信号D得出输出Q，作出波形。由图4-8可得出上升沿触发器输出Q的变化规律：仅在CP脉冲的上升沿有可能翻转，如何翻转取决于当时的输入信号D。,图4-8 例4-1的波形图,图4-9双上升沿D触发器(74LS74) (a) 逻辑符号; (b) 外引线图,注： 为不定状态,表4-6 74LS74功能表,4.3.2负边沿JK触发器 1. 电路原理,图4-10负边沿JK触发器 (a) 逻辑图； (b) 逻辑符号,例4-2 负边沿JK触发器的CP脉冲和输入信号J、 K的波形如图4-11所示， 画出Q端的波形。,图4-11 例4-2的波形图,解 由于负边沿JK触发器是下降沿触发， 因此作图时应首先找出各CP脉冲的下降沿，再根据当时的输入信号J、K得出输出Q，作出波形。由图4-11可得出下降沿触发器输出Q的变化规律：仅在CP脉冲的下降沿有可能翻转，如何翻转取决于当时的输入信号J和K。,2. 集成JK触发器,图4-12 双下降沿JK触发器(74LS113) (a) 逻辑符号; (b) 外引线图,表4-7 74LS113功能表,4.3.3 集成触发器使用的特殊问题 1. 异步置位 和复位 集成触发器一般均可进行直接置位、复位操作，它们是独立于时钟脉冲的异步操作。因为触发器的电路结构与前述基本RS触发器相似，所以存在着不定状态，在使用中应尽量避免。,2. 最高时钟频率fmax 手册中所给的fmax为CP时钟脉冲的最高工作频率。 在实际使用时为保证触发器可靠工作，所用CP脉冲频率f一定要小于fmax。,建立时间tset和保持时间th,触发器的状态转换是由CP脉冲与触发输入共同作用完成的。 为使触发器实现可靠的状态转换，CP脉冲与触发输入必须有很好的时间配合。以D触发器为例，其CP脉冲与触发输入的时序关系如图4-13所示。 ,建立时间tset：触发输入D的建立必须比CP脉冲上升沿提前一段时间，这段时间的最小值为建立时间tset。 保持时间th：触发输入D的消失必须比CP脉冲上升沿滞后一段时间，这段时间的最小值为保持时间th。,图4-13 D与CP时序,本 章 小 结,触发器是数字逻辑电路的基本单元电路，它有2个稳态输出， 在触发输入的作用下，可以从一个稳态翻转到另一个稳态。触发器可用于存储二进制数据。 触发器的种类很多，根据是否有时钟脉冲输入端及逻辑功能、电路结构、触发方式等的不同可将触发器分为基本触发器、 时钟触发器、RS触发器、D触发器、JK触发器、T触发器及电平触发、主从触发和边沿触发等。 ,D触发器和JK触发器是2个实用的触发器，学