四位二进制全加全减器.doc_第1页
四位二进制全加全减器.doc_第2页
四位二进制全加全减器.doc_第3页
四位二进制全加全减器.doc_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

数字逻辑设计及应用课程设计报告 组合逻辑设计题目：使用74LS83构成4位二进制全加全减器。具体要求:1）列出真值表；2）画出逻辑图；3）用Verilog HDL进行仿真；1.设计思路及原理分析 全加器是除本位数字相加外，还考虑进位输入和进位输出的加法器，全减器同理，考虑借位输入和借位输出。本次主要应用74LS83来实现设计要求，74LS83是四位二进制先行进位加法器，可以直接接入输入获得全加器，所以设计重点在于四位全减器的设计。 对于串行进位加法器，可略加改进获得相应的减法器，基本原理如下式：这里利用了补码的基本性质，具体实现时可以将减数逐位取反，然后最低位加1。又因为全加器时为为进位输入，全减器时应变为借位输入，所以要减去，且全加器的输出端为进位输出，而全减法器应该输出借位输出，而进位输出与借位输出恰好是反向的关系，所以将取反后即得到全减器的借位输出，据此，可以在全加器的基础上设计全减器。 由于其真值表过于庞大，所以只列出了其的一部分。000100101010111101101011111011110100110011000110010000111011110011100101100001101100010001100111001001010111010000110111110111101100010110001100100011001111100111001001111其中表中输出部分上行为全加输出，下行为全减输出。2 逻辑电路图3 电路实现和仿真3.1 verilog HDL设计代码如下：module add(s,out,a,b,in,EN);output0:3 s; output out;input0:3 a,b;input in;input EN;reg out;reg0:3 s,c;always(*) if (EN=0) begin out,s=a+b+in; end else begin c=10000-b; out,s=a+c-in; out=out; end endmodule3.2 仿真波形图4 结果分析由波形图可知，仿真结果与真值表完全吻合，说明本次设计的可行性和正确性，至此，我们完成了基于74LS83构成4位二进制全加全减器的分析、设计、仿真，而且达到了预期的设计要求。5 总结此次课程选取的题目较为简单，容易操作，但与平时课上所学习的基础知识联系紧密，是对课上所学理论知识很好的应用和检验。过程中最大的感受是体会到了如何用课本所学的理论设计所需的电路，而理论和实践起来是不同的，即使理论很扎实，而实际用verilog HDL语言来写时也会遇到很多困难。但是在设计时能对所学的东西有更好的理解，这也更激起了我对数字设计这门课程的兴趣，以后一定会继续好好学习这门课程，课下将书本上的verilog HDL程序用Quartus仿真出来，以加深对知识的理解。6 参考
人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论