2套模拟IC岗位笔试、面试题及解答.pdf

模拟模拟 ICIC 笔试笔试、面试、面试题题 1 1 注：答案仅供参考，如有谬误，还请见谅！ Q1. 如图 1-A 和 1-B，如果你在输入端放入 0 到 5V 的脉冲激励，画出你预计的在输出端应该出现的波形。 Q2. 当图 2 所示的晶体管的基极-发射极电压从零增加时，画出输出电压的变化。 T in SC V V IIexp,So T in SCCCCCCCO V V IRVIRVVexp（图片中公式有误） Q3. 如图 3 所示，有两个带有无源滤波器的喇叭，请问哪个喇叭的发声柔和一些，哪个尖一些？ Q4. 如图 4 所示，二极管 D1 与三极管 Q1 匹配。如果二极管的正向导通电压是 0.7V，Q1 的集电极电流大约是多少？ Q5. 一个恒流源 Io 流过二极管连接的晶体管 Q1，如图 5 所示。如果温度升高，输出电压如何变化？ Q6. 如图 6 所示，理想放大器与反馈电阻 R1、R2 连接。闭环直流增益是多少？ Q7. 如果图 6 中的放大器增益有限，为 Ao，那么闭环直流增益是多少？ Q8. 如图 7 所示，电容 C 连接两个理想的 MOS 开关。开关 T1、T2 以频率 fc 交替开启。从节点 V1 到节点 V2 的平均电流是 多少？这两个节点间的等效阻抗是多少？ Q9. 如图 8 所示，稳压管的输入电压为 8V，偏置电阻 R1 等于 100 欧姆，流入 6V 的齐纳二极管的电流为 10mA。如果负载 电流为 100mA，计算 Q1 的电流放大倍数 Beta。 Q10. 假设图 9 所示的二极管是理想的。画出 Vo 的输出波形。 Q11. 图 10 中晶体管 Q1 被恰当的偏置使 RL 上的电压为 260mV。一个交流小信号加到输入节点。定性的说明输出接点的电 压，计算交流小信号放大倍数。 Q12. 一个双极点放大器的直流开环增益是 100dB，增益带宽积是 10MHz，相位裕度是 45 度。画出开环放大器的波特图波特图，指指 出增益、相位和极点的位置出增益、相位和极点的位置。 Q13. 如图 11 所示，由 Q1 和 Q2 组成了达林顿管，每个晶体管的电流增益为 Beta，请问整个达林顿管的电流增益是多少？ Q14. 如图 12 所以，PMOS Q1 和 NMOS Q2 组成了一个 CMOS 放大器。假设他们有相同的栅氧厚度，这个放大器的放大倍 数是多少？ Q15. 如果你正想要测试一个脉冲方波如果你正想要测试一个脉冲方波，他的上升沿时间是他的上升沿时间是 5nS，下降沿时间是下降沿时间是 2nS。那么你应该挑选使用的示波器的最小带那么你应该挑选使用的示波器的最小带 宽应该是多少宽应该是多少？ Q16. 一个 300K 温度下的 1K 电阻的热噪声热噪声电压是多少？ Q17. 一个晶体管在环境温度为 25C 的环境下消耗 25W 的功率。已知这个晶体管的热电阻是 3C/W，它的最大可工作电压为 150C，那么散热片的热电阻应该为多大？ RSA(TJ-TA)/overPD-(RJC+RCS)=(150-25)/25W-3/W=2/W Q18. 用反相器、与非门和或非门电路画出异或门等效电路。 Q19. 在如下的工作中，你从事何种工作？ a. C+编程人员； b. Canary 岛的滑板俱乐部教员； c. 滚石乐队巡演的保安； d. 模拟设计工程师。 模拟模拟 ICIC 笔试笔试、面试、面试题题 2 2 三极管, 放大器, 负反馈, 灵敏度, 微电子 1、基尔霍夫定理的内容是什么？（仕兰微电子） 基尔霍夫第一定理：在集总电路中，任何时刻，对电路中的任一节点，流进某一节点的电流之和恒等于流出该节点的电流之和。 基尔霍夫第二定理：在集总电路中，任何时刻，对电路中的任一闭环回路，沿回路绕行方向上各段电压代数和恒等于零。 （集总电路：电路所涉及电路元件的电磁过程都集中在元件内部进行。用集总电路近似实际电路是有条件的，这个条件是实际电路电路 的尺寸要远小于电路工作时的电磁波长的尺寸要远小于电路工作时的电磁波长。对于集总参数电路，由基尔霍夫定律唯一地确定了结构约束。） 2、平板电容公式 (C=S/4kd)。（未知） 3、最基本的如三极管曲线特性三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 在电路中，将输出量的一部分或全部通过一定的电路形式作用到输入回路，来影响其输入量的措施称为反馈。 负反馈能起到稳定电路的作用，比如共射放大电路中射级电阻 Re 能抵消由于温度升高引起的 Ic 上升。 正反馈可用于振荡器电路，将电路的自激振荡维持下去，最终形成稳定的振荡信号。 5、负反馈负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改 变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 优点： （1）牺牲放大倍数而达到稳定放大倍数的效果，Af 减小到 A 的（1+AF）分之一，而增益稳定性提高到 A 的 （1+AF）倍。 （2）改变输入、输出电阻：串联负反馈 增大输入电阻（1+AF）倍、并联反馈减小输入电阻（1+AF）分之一 电压负反馈（稳定输出电压） 减小输出电阻 （1+AF）分之一 电流负反馈（稳定输出电流） 增大输出电阻 （1+AF）倍 （3）展宽频带 （1+AF）倍 （4）改善放大器的非线性失真（只能抑制电路内部的非线性失真；输出量在闭环前、后的基波不变时，非线性失真（输出的 谐波部分）才能减小到基本放大电路的（1+AF）分之一） 6、放大电路的频率补偿频率补偿的目的是什么，有哪些方法？（仕兰微电子） 补偿： 引入负反馈，增加相位裕度（至少 45 度），使电路稳定性提高。 补偿方式： （1）密勒补偿使极点 P1 更加靠近原点，极点 P2 更加远离原点，使相位在第二个极点处的-90 度变化延后了， 而 0dB 点的位置没变，从而相位裕度增加了。 （2）前馈补偿抵消前馈路径（比如加一个单位缓冲器），消除右半平面零点。（相位曲线每经过一个 RHP 的 变化和经过一个极点的变化一样。） （通过加入调零电阻，调节 Rz 使右半平面零点远在带宽之外，也可以控制 RHP 的作用） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 稳定：环路增益下降到 1 时，反馈信号的相位变化小于 180 度。改变方法：补偿-密勒补偿（控制极点位置）、前馈补偿（控 制右半平面零点位置） 8、给出一个差分运放，如何相位补偿，并画补偿后的波特图波特图。（凹凸） 可参考两级运放的补偿及补偿前后波特图的变化（重点是极点位置的改变重点是极点位置的改变） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未 知） 差分放大器：抑制共模干扰 10、给出一差分电路，告诉其输出电压 Y+和 Y-,求共模分量和差模分量。（未知） Yc=(Y+Y-)/2Yd=(Y+-Y-)/2 11、画差放差放的两个输入管。（凹凸） 即 画出差放的差分输入级。 12、画出由运放构成加法、减法、微分、积分运算加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子） 13、用运算放大器组成一个 10 倍的放大器。（未知） Av=1+Rf/R1Av=-Rf/R1 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall 时间。(Infineon 笔试试题) 15、电阻 R 和电容 C 串联，输入电压为 R 和 C 之间的电压，输出电压分别为 C 上电压和 R 上电压，要求制这两种电路输入电压 的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当 RC=0.7VDD,Vil=0.9VDD,Vol=2.0v,Vil=2.4v,Vol=0.4v. 用 cmos 可直接驱动 ttl;加上拉电阻后,ttl 可驱动 cmos. 当 TTL 电路驱动 COMS 电路时，如果 TTL 电路输出的高电平低于 COMS 电路的最低高电平（一般为 3.5V），这时就需要在 TTL 的输出端接上拉电阻，以提高输出高电平的值。 11、如何解决亚稳态。（飞利浦大唐笔试） 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电 平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态， 并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。 12、IC 设计中同步复位与 异步复位的区别。（南山之桥） 同步复位在时钟沿采复位信号，完成复位动作。异步复位不管时钟，只要复位信号满足条件，就完成复位动作。异步复位对复 位信号要求比较高，不能有毛刺，如果其与时钟关系不确定，也可能出现亚稳态。 13、MOORE 与 MEELEY 状态机的特征。（南山之桥） Moore 状态机的输出仅与当前状态值有关,与输入信号的当前值无关，且只在时钟边沿到来时才会有状态变化. Mealy 状态机 的输出不仅与当前状态值有关,而且与当前输入值有关。 14、多时域设计中,如何处理信号跨时域。（南山之桥） 不同的时钟域之间信号通信时需要进行同步处理，这样可以防止新时钟域中第一级触发器的亚稳态信号对下级逻辑造成影响， 其中对于单个控制信号可以用两级同步器，如电平、边沿检测和脉冲，对多位信号可以用 FIFO,双口 RAM，握手信号等。 跨时域的信号要经过同步器同步，防止亚稳态传播。例如：时钟域 1 中的一个信号，要送到时钟域 2，那么在这个信号送到时钟域 2 之前，要先经过时钟域 2 的同步器同步后，才能进入时钟域 2。这个同步器就是两级 d 触发器，其时钟为时钟域 2 的时钟。这样 做是怕时钟域 1 中的这个信号，可能不满足时钟域 2 中触发器的建立保持时间，而产生亚稳态，因为它们之间没有必然关系，是异 步的。这样做只能防止亚稳态传播，但不能保证采进来的数据的正确性。所以通常只同步很少位数的信号。比如控制信号，或地址。 当同步的是地址时，一般该地址应采用格雷码，因为格雷码每次只变一位，相当于每次只有一个同步器在起作用，这样可以降低出 错概率， 象异步 FIFO 的设计中， 比较读写地址的大小时， 就是用这种方法。 如果两个时钟域之间传送大量的数据， 可以用异步 FIFO 来解决问题。 我们可以在跨越 Clock Domain 时加上一个低电平使能的 Lockup Latch 以确保 Timing 能正确无误。 15、给了 reg 的 setup,hold 时间，求中间组合逻辑的 delay 范围。（飞利浦大唐笔试） Delay q,还有 clock 的 delay,写出决定最大时钟的因素，同时给出表达式。 （威盛 VIA 2003.11.06 上海笔试试题） 18、说说静态、动态时序模拟的优缺点。（威盛 VIA 2003.11.06 上海笔试试题） 19、一个四级的 Mux,其中第二级信号为关键信号 如何改善 timing。（威盛 VIA 2003.11.06 上海笔试试题） 20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。（未知） 21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。（未知） 22、卡诺图写出逻辑表达式。（威盛 VIA 2003.11.06 上海笔试试题） 23、化简 F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛） 24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威 盛笔试题 circuit design-beijing-03.11.09） 9、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试） 在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔 式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的（冗余）消去项，但是不能避免功能冒险，二是在芯 片外部加电容。三是增加选通电路 在组合逻辑中，由于多少输入信号变化先后不同、信号传输的路径不同，或是各种器件延迟时间不同（这种现象称为竞争）都 有可能造成输出波形产生不应有的尖脉冲（俗称毛刺），这种现象成为冒险。 10、上拉、下拉电阻的作用上拉、下拉电阻的作用（使用场合） 1）当 TTL 电路驱动 COMS 电路时，如果 TTL 电路输出的高电平低于 COMS 电路的最低高电平（一般为 3.5V），这时就需要在 TTL 的输出端接上拉电阻，以提高输出高电平的值。 2）OC 门电路必须加上拉电阻，以提高输出的高电平值。 3）为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4）在 COMS 芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5）芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6）提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7）长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 11、上拉电阻阻值的选择原则上拉电阻阻值的选择原则包括: 1）从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2）从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3)对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑 以上三点,通常在 1k 到 10k 之间选取。对下拉电阻也有类似道理 12. 什么是零点漂移零点漂移？怎样抑制零点漂移？ 零点漂移，就是指放大电路的输入端短路时，输出端还有缓慢变化的电压产生，即输出电压偏离原来的起始点而上下漂动。抑 制零点漂移的方法一般有： 采用恒温措施； 补偿法 （采用热敏元件来抵消放大管的变化或采用特性相同的放大管构成差分放大电路） ； 采用直流负反馈稳定静态工作点；在各级之间采用阻容耦合或者采用特殊设计的调制解调式直流放大器等。 摘自 eetop 论坛 准备好聪明地回答这个问题：你想干什么？你会很吃惊当我告诉你有说不少学生在问他们这个问题的时候他们从来没有想 过这个问题的答案。实际上，我听到很多学生说：“嗯，不想读书了”或者是：“找个工作开始赚钱”。错了。你需要很长的时间来 思考这个问题，一个正确的、带着一些激情的答案会让你得到聘用合同（一个正确的、带着一些激情的答案会让你得到聘用合同（Offer）。作为一个面试考官，我喜欢听到类似这样 的话：“我想要加入你们的公司，这样我就能够迷恋于模拟集成电路设计之中。”但是由于这些事情还没有发生过，只要有些人 能够说他对模拟电路设计有浓厚的兴趣并且愿意努力工作我就满足了。 所有的优秀面试考官都会要求你描述你曾经做过的事情，所以你需要好好学习一个电路或者一个系统。这可以从一个高级 点的项目开始，或者从课堂作业、期末考试开始，或者简单的用一个晚上的时间在家中酝酿对一个现有电路的学习。你的同学 或者导师有没有为你做热身准备，问你一些电路的问题呢：“什么是带宽？你如何补偿这个节点？这个晶体管的作用是什么？” 我喜欢在面试的时候问如下的问题：给我画一个你曾经设计过的放大器的电路图，然后给我讲讲它的工作原理。然后我会观察 在描述一个电路时他能够走多远。我的想法就是通过让学生描述他最熟悉的电路来让他达到放松的目的，同时我会发现他对电 路的理解能有多深刻。 如果你在你的简历上写下了一个设计或者科研项目，你最好知道关于它的前因后果如果你在你的简历上写下了一个设计或者科研项目，你最好知道关于它的前因后果。我曾经碰到一个学生的简历声称他曾 经做过一个非常有挑战性的项目，可是他连关于这个项目的最基本的技术问题都回答不上来。在你的简历上写上一些好项目可在你的简历上写上一些好项目可 以让你受到关注，但是如果你没有做好准备来有深度的描述这个项目的话，这会很快地转变为使你接到拒绝。如果你对某些事以让你受到关注，但是如果你没有做好准备来有深度的描述这个项目的话，这会很快地转变为使你接到拒绝。如果你对某些事 情没有彻底的了解，那么把它从简历上拿走。情没有彻底的了解，那么把它从简历上拿走。 在你去参加面试之前，请先了解那个公司从事的领域你去参加面试之前，请先了解那个公司从事的领域。找一个描述那个公司产品的数据规格书或者其他的文献。通过熟悉 那家公司的产品线，你能够预计出你将会被问到什么问题，然后你就能够回答出惊艳的答案。举个例子，当我的一个同学准备 去一个卫星通讯公司面试时， 他用了一整天的时间在斯坦福的图书馆里阅读那个公司里首席科学家写的所有发表在 IEEE 杂志上 的文章。在面试的时候，我的同学被问及如何设计某一个系统，因此他能回答上来：“嗯，第一眼看去，我想我应该这样做” 然后继续描述了他在首席科学家的文章中的所有东西。理所当然的，当我的同学以一个天才的姿态参加完面试，然后得到了聘 用合同（Offer）。 提前知道你想要多少薪水。提前知道你想要多少薪水。你可以去职业分配中心，看看和你同等学历同等专业的学生的薪水统计情况。你最好需要知道 你的价值是什么，这样才能够在开始的时候与公司谈你的薪水问题。一旦你已经开始工作，那么一切都太晚了。 准备好你想问面试考官的一系列问题准备好你想问面试考官的一系列问题：这个工作最好和最坏的地方是什么？他有多喜欢这个公司？他设计过的最难的电路 是什么？你需要想出一些问题，这样你能够稍微感觉到你将要工作的公司是个什么样子你需要想出一些问题，这样你能够稍微感觉到你将要工作的公司是个什么样子，和你是否能够与这些人在一起每天工 作 8 个小时以上。 最