《数字逻辑》第四版部分习题答案.pdf

数字逻辑习题解答习题二2.1分别指出变量（ABCD）在何种取值组合时，下列函数值为1。CABDBF)1(+=+=如下真值表中共有6种DDBA)BA)(BABA(F)2(=+=+=如下真值表中共有8种DCBACD)BA(D)CAA(F)3(+=+=+=+=如下真值表中除0011、1011、1111外共有13种：2.2用逻辑代数公理、定理和规则证明下列表达式：CABACAAB+=+=+证明:左边=CABACBBACAAA)CA)(BA(+=+=+=+=+=右边原等式成立.1BABABAAB=+证明:左边=1AA)BB(A)BB(A)BABA()BAAB(=+=+=+=+=+=+=右边原等式成立.CABCBACBAABCA+=+=证明:左边=CBACABCBACBA)BB(CA)CC(BACABA)CBA(A+=+=+=+=+=+=+=CABCBACBA+=右边原等式成立.CACBBACBAABC+=+=+证明:右边=+=+)CA)(CB)(BA(CBAABC+=左边第4页课后答案网课后答案网数字逻辑习题解答原等式成立.CABABCBAABC+=+=+证明:左边=CABA)CB)(BAABC(+=+=+=右边原等式成立.2.3用真值表检验下列表达式：)BA)(BA(ABBA+=+=+CABACAAB+=+=+2.4求下列函数的反函数和对偶函数：CBCAF+=+=)CB)(CA(F+=+=)CB()CA(F+=+=)DC(ACBBAF+=+=)DCA)(CB)(BA(F+=+=)DCA)(CB)(BA(F+=+=G)FEDC(BAF+=+=G)FE)(DC(BAF+=+=G)FE)(DC(BAF+=+=2.5回答下列问题：已知X+Y=X+Z，那么，Y=Z。正确吗？为什么？答：正确。因为X+Y=X+Z，故有对偶等式XY=XZ。所以Y=Y+XY=Y+XZ=(X+Y)(Y+Z)=(X+Y)(Y+Z)Z=Z+XZ=Z+XY=(X+Z)(Y+Z)=(X+Y)(Y+Z)故Y=Z。第5页课后答案网课后答案网数字逻辑习题解答已知XY=XZ，那么，Y=Z。正确吗？为什么？答：正确。因为XY=XZ的对偶等式是X+Y=X+Z，又因为Y=Y+XY=Y+XZ=(X+Y)(Y+Z)=(X+Y)(Y+Z)Z=Z+XZ=Z+XY=(X+Z)(Y+Z)=(X+Y)(Y+Z)故Y=Z。已知X+Y=X+Z，且XY=XZ，那么，Y=Z。正确吗？为什么？答：正确。因为X+Y=X+Z，且XY=XZ，所以Y=Y+XY=Y+XZ=(X+Y)(Y+Z)=(X+Z)(Y+Z)=Z+XY=Z+XZ=Z已知X+Y=XZ，那么，Y=Z。正确吗？为什么？答：正确。因为X+Y=XZ，所以有相等的对偶式XY=X+Z。Y=Y+XY=Y+（X+Z）=X+Y+ZZ=Z+XZ=Z+(X+Y)=X+Y+Z故Y=Z。2.6用代数化简法化简下列函数：BABBABCDBBAF+=+=+=+=+=+=1AA)BB(A)A1(ABAABBAAF=+=+=+=+=+=+=DB)CDB(ADB)DCDB(ADCADBADABF+=+=+=+=+=+=DBCA)DB(A+=+=DBADBCAADBCADBA+=+=+=+=+=+=2.7将下列函数表示成“最小项之和”形式和“最大项之积”形式：=)CBA(FCABA+=m(04567)=M(123)（如下卡诺图1）=)DCBA(FDCBBCDCABBA+=m(456712131415)=M(0123891011)（如下卡诺图2）=)DCBA(F)DCB)(BCA(+=m(01234)=M(56789101112131415)（如下卡诺图3）第6页课后答案网课后答案网数字逻辑习题解答2.8用卡诺图化简下列函数并写出最简“与-或”表达式和最简“或-与”表达式：=)CBA(F)CAB)(BA(+=)BA(CCBCA+=+=+=)DCBA(FCBACDCABA+=ACCBBA+或=CBCAAB+=)CBA)(CBA(+=)DCBA(F)BAD)(CB(DDBC+=DB+=)DB(+2.9用卡诺图判断函数和有何关系。)DCBA(F)DCBA(G=)DCBA(F=DACDCDADB+=)DCBA(G=ABDDCACDDB+可见，GF=2.10卡诺图如下图所示，回答第7页课后答案网课后答案网数字逻辑习题解答下面两个问题：若ab=当取何值时能得到取简的“与或”表达式。a从以上两个卡诺图可以看出当=1时能得到取简的“与或”表达式。a和b各取何值时能得到取简的“与或”表达式。a从以上两个卡诺图可以看出当=1和b=1时a能得到取简的“与或”表达式。2.11用卡诺图化简包含无关取小项的函数和多输出函数。=)DCBA(Fm(0271315)+d(13456810)=)DCBA(FBDA+=)7432(m)DCBA(F)108765210(m)DCBA(Fm)DCBA(F321+=+=+=+=+=+=BCDADCBACBA)DCBA(FBCDADCADCADB)DCBA(FBCDADCBAABDDB)DCBA(F321第8页课后答案网课后答案网数字逻辑习题解答习题三3.1将下列函数简化并用“与非”门和“或非”门画出逻辑电路。m(0237)=)CBA(FBCCA+=BCCA=+=+=FCBCAFQCBCA+M(36)=m(012457)=)CBA(FACCAB+=ACCAB=CBACBA+=)DCBA(FCBCADCABA+=CBCABA+=CACBBA=CBACBA+第9页课后答案网课后答案网数字逻辑习题解答=)DCBA(FCDBCABA+=CDCABA+=CDCABA=DACACB+3.2将下列函数简化并用“与或非”门画出逻辑电路。=)CBA(FC)BABA(AB+=CBCABA+第10页课后答案网课后答案网数字逻辑习题解答=)DCBA(Fm(12678910131415)=DCBDCACDBCBA+3.3分析下图3.48所示逻辑电路图并求出简化逻辑电路。解：如上图所示，在各个门的输出端标上输出函数符号。则CBBC)CB)(CB(ZZZCBZCBZ21321+=+=+=+=+=+=+=+=CACBBCZZZCBCBAZAZCBCBZZCAZ+=+=+=+=+=+=+=+=+=+=43756354CBACBAABC)CACBBC)(CBCBA(ZZF76+=+=+=+=A（BC）+C（AB）真值表和简化逻辑电路图如下，逻辑功能为：依照输入变量ABC的顺序，若A或C为1，其余两个信号相同，则电路输出为1，否则输出为0。3.4当输入变量取何值时，图3.49中各逻辑电路图等效。第11页课后答案网课后答案网数字逻辑习题解答解：.BABAFBAFBAF321+=+=当A和B的取值相同（即都取0或1）时，这三个逻辑电路图等效。3.5假定代表一个两位二进制正整数，用“与非”门设计满足如下要求的逻辑电路：ABX=2XY=；（Y也用二进制数表示）因为一个两位二进制正整数的平方的二进制数最多有四位，故输入端用A、B两个变量，输出端用Y3、Y2、Y1、Y0四个变量。真值表：真值表：Y3=AB，Y2=BA，Y1=0，Y0=BA+AB=B逻辑电路为:3XY=，（Y也用二进制数表示）因为一个两位二进制正整数的立方的二进制数最多有五位，故输入端用A、B两个变量，输出端用Y4、Y3、Y2、Y1、Y0五个变量。可列出真值表Y4=AB，Y3=AABBA=+=+，Y2=0，Y1=ABY0=BA+AB=B逻辑电路如上图。3.6设计一个一位十进制数（8421BCD码）乘以5的组合逻辑电路，电路的输出为十进制数（8421BCD码）。实现该逻辑功能的逻辑电路图是否不需要任何逻辑门？解：因为一个一位十进制数（8421BCD码）乘以5所得的的十进制数（8421BCD码）最多有八位，故输入端用A、B、C、D四个变量，输出端用Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0八个变量。真值表：第12页课后答案网课后答案网数字逻辑习题解答用卡诺图化简：Y7=0，Y6=A，Y5=B，Y4=C，Y3=0，Y2=D，Y1=0，Y0=D。逻辑电路如下图所示，在化简时由于利用了无关项，本逻辑电路不需要任何逻辑门。3.7设计一个能接收两位二进制Y=y1y0X=x1x0并有输出Z=z1z2的逻辑电路当Y=X时Z=11当YX时Z=10当YX时Z=01。用“与非”门实现该逻辑电路。解：根据题目要求的功能，可列出真值表如下：用卡诺图化简：z1=010100yyxyxy+01010101xxyyxxyy+z2=010100 xxyxyx+01010101xxyyxxyy+第13页课后答案网课后答案网数字逻辑习题解答转化为“与非与非”式为：逻辑电路为：3.8设计一个检测电路检测四位二进制码中1的个数是否为奇数若为偶数个1则输出为1否则为0。解：用A、B、C、D代表输入的四个二进制码，F为输出变量，依题意可得真值表：卡诺图不能化简：DCBADCBAABCDDCABDBCADCBACDBADCBAF+=+=用“与非”门实现的逻辑电路为：用异或门实现的电路为第14页课后答案网课后答案网数字逻辑习题解答3.9判断下列函数是否存在冒险并消除可能出现的冒险。BCCDAABF+=+=1BCAACDCABDCAF+=+=2)CA)(BA(F+=+=3解:不存在冒险存在冒险消除冒险的办法是添加一冗余项BD即：BDBCAACDCABDCAF+=+=2也存在冒险消除冒险的办法也是添加一冗余因子项)CB(+.即：)CA)(BA(F+=+=3)CB(+.第15页课后答案网课后答案网数字逻辑习题解答习题四4.1图4.55所示为一个同步时序逻辑电路试写出该电路的激励函数和输出函数表达式。解：输出函数：3121yyxxZ=；111yxY+=+=212yxY=激励函数：3121yyxxZT=；111yxYJ+=；212yxYK=；111yxYD+=。4.2已知状态表如表4.45所示，作出相应的状态图。解：状态图为：表。的状态表为：某未知状态，。为了确定这个初始状态，可加00时，A、B、C、D都符合条件，但当列为011时要转为B态或C态，就4.3已知状态图如图4.56所示，作出相应的状态解：相应4.4于图4.57所示状态图表示一个同步时序逻辑电路处其中一个入一个输入序列，并观察输出序列。如果输入序列和相应的输出序列为000、011、000、100、111，试确定该同步时序电路的初始状态。解：为分析问题的方便，下面写出状态表：当输入序列和相应的输出序列为0序第16页课后答案网课后答案网数字逻辑习题解答排除了A、D态；下一个序列为000时，B、C保持原态，接着序列为100时，B态转为A态，。C态转为D态，但当最后一个序列为111时，只有D态才有可能输出1，这就排除了B态。故确定该同步时序电路的初始状态为C态。即C（初态）（000）C（011）C（000）C（100）D（111）C4.5分析图4.58所示同步电路，作出状态图和状态表，并说明该电路的逻辑功能解：激励方程：211QQJ=；2121QxQK+=+=Q；22QxJ=；22QK=输出方程：1Z221QZQ=。各触发器的状态方程为：11111n1Q=QKQJ+=1212121QQQQxQQQ+=21QQx；22221n2QKQJQ+=+=+=2222QQQQx+=0在时钟脉冲作用下，输入任意序列x均使电路返回加法和状态表。码检为1，试作出状态图。有六个，即0000，0001，0010，由图可见，该电路的逻辑功能为：00状态。4.6图4.59为一个串行器逻辑框图，试作出其状态图解:状态图和状态表为:4.7作1010序列检测器的状态图，已知输入、输出序列为输入：001010010101010110输出：000001000010101000解：1010序列检测器的状态图如右。4.8设计一个代测器，电路串行输入余出为0，否则输出3码，当输入非法数字时电路输解：余3码的非法数字故其原始状态图为：1101，1110，1111。第17页课后答案网课后答案网数字逻辑习题解答4.9简化表4.46所示的完全确定状态表。解：表4.46所示的完全确定状态表的隐含表为：考察给定的状态表，比较状态C和F。不论输入x是1还是0，它们所产生的输出都相x=1时，它们的次态不相同：F能否合并，取决于状对输入x是1还是0，它们所产生的输出都分别相，它们的次态状态B，E能否合并。所产生的输出都分=C出现如上循环关系：不同的现输入下所产生都能保证态分小化状态表。为：同。当x=0时，所建立的次态也相同；但当N（C，1）=AN（F，1）=D于是状态C，态A，D能否合并。于状态A和D。不论同。当x=1时，它们的次态为现态的交错，但当x=0时却不相同：N（A，0）=EN（D因此，状态A，D能否合并，取决于对于状态B和E。不论输入x是1还是0，它们，0）=B别相同。但当x=0时，它们的次态不同：N（B，0）=AN（E，0）=D当x=1时，它们所建立的次态也不相同：N（B，1）=FN（E，1）可以发现：状态CF、AD和BE能否各自合并，显然，由于这个循环中的各对状态，在的输出是分别相同的，因而从循环中的某一状态时出发，所有的输入序列下所产生的输出序列都相同。所以，循环中各对状别可以合并。令A=A，D，B=B，EC=C，F代入原始状态表中简化后，再令D、E代替G、H，可得最4.10简化表4.47所示的不完全确定状态表。解：由给定的不完全确定状态表画出隐含表，可以得出全部相容状态对有五个，（A，B）、（C，D）、（C，E）、（A，D）、（B，C）从这五个相容状态对可以看出它们本身就是最大相容类。第18页课后答案网课后答案网数字逻辑习题解答作出闭覆盖表寻找最小闭覆盖。案及对应的最小化状态表：4.11态分配基本原则，将表4.48所示的状态表转换成二进制状态表。表。触发器作同步时序电路D触发器作同步图：从闭覆盖表可以得出两种最小化方从这两个方案可以看出，方案一相容类数目最少，是最佳方案。按照状解：给定的状态表中共有A、B、C、D四个状态，其中B态和C态是可以合并的最大相容类，可看成一个状态，如B态。则根据状态分配原则1)，A和B应分配相邻代码；根据状态分配原则2)，A和B，B和D应分配相邻代码；根据状态分配原则3)，A和B、B和D应分配相邻代码，根据状态分配原则4)，状态B的代码应分配为00。从分配二进制代码的卡诺图得代码分配结果：B为00；A为01；D为10。C为11是不会出现的状态，可作无关项处理。于是可得二进制状态4.12若分别用J-K、T和D的存储电路，试根据表4.49所示的二进制状态表设计同步时序电路，并进行比较。解：下面画出了分别用J-K、T和时序电路的存储电路时的激励函数和输出函数卡诺第19页课后答案网课后答案网数字逻辑习题解答各触发器的激励函数和输出函数的表达式如下：xyK12+=+=2221yxxyyxJ=+=+=；xyJ12+=+=；xK1=；212212yxyyxyxyT+=+=+=+=；)yy(xyyxxyxyyyxT211221121+=+=+=+=；1122yxyyD+=+=；12121yxyyxyxD+=+=12121212yxyyyxyxy)yy(x+=+=+=)yy(x1212yyZ=各逻辑电路为：由此可见，使用JK触发器线路较为简单，门电路较少，成本较低。比较高位，然后比较低位。位，若还相等，则两个输出不变。，若所1，Zy=0，比较结果XY；图和状态表，并作尽可能的逻辑门和触发器4.13设计一个能对两个二进制数X=x1x2xn和Y=y1y2yn进行比较的同步时序电路，其中，X，Y串行地输入到电路的x，y输入端。比较从x1，y1开始，依次进行到xn，yn。电路有两个输出Zx和Zy，若比较结果XY，则Zx为1，Zy为0；若XY，则Zy为1，Zx为0；若X=Y，则Zx和Zy都为。要求用尽可能少的状态数作出状态图和状态表，并作尽可能的逻辑门和触发器来实现。解：两个数进行比较时，先若xi=yi=0或1，两个输出Zx和Zy=1，还应比较低一有的位的数都相等，最后输出Zx和Zy=1，表示比较结果X=Y。比较过程中若出现某一位数不等，则比较结束。xiyi时输出Zx=xiyi时输出Zx=0，Zy=1，比较结果XY。因题意要求要求用尽可能少的状态数作出状态来实现，故采用Moore型电路，用两个D触发器，这两个触发器的输出就是电路的输出，其中y2表示Zy，y1表示Zx。用A、B、C三个状态分别表示X=Y、XY、XY。第20页课后答案网课后答案网数字逻辑习题解答令A=11B=01C=10得二进制状态表。.采用D触发器，经卡诺图化简得激励方程：2i2i12yyyxyD+=+=1i1i21yxyyyD+=+=所设计的同步时序逻辑电路为：第21页课后答案网课后答案网数字逻辑习题解答习题六6.1用两个四位二进制并行加法器实现两位十进制数8421BCD码到余3码的转换.。6.2用两块四位数值比较器蕊片实现两个七位二进制数的比较.。6.3用三输入八输出译码器和必要的逻辑门实现下列逻辑函数表达式：zxyyx)zyx(F1+=+=；yx)zyx(F2+=+=yxxy)zyx(F3+=+=解：zxyyx)zyx(F1+=+=610mmmzxyzyxzyx+=+=+=610610mmmmmmzxyzyxzyx=+=+=+=+；yx)zyx(F2+=+=xyz+xyz+xyz+xyz+xyz+xyz=763210763210mmmmmmmmmmmm=+=+yxxy)zyx(F3+=+=xyz+xyz+xyz+xyz=76107610mmmmmmmm=+=+逻辑电路如上：第26页课后答案网课后答案网数字逻辑习题解答6.4用四路选择器设计下列组合逻辑电路：全加器；三变量多数表决电路。6.5用四位二进制同步可逆计数器和必要的逻辑门构成模12加法计数器。6.6用两块双向移位寄存器蕊片实现模8计数器。第27页课后答案网课后答案网数字逻辑习题解答6.7用ROM设计一个三位二进制平方器。6.8用PLA实