多层印制电路板技术报告

多层印制板设计综合实训技术报告 组 号： 成员姓名： 班 级： 指导教师： 课程名称：多层印制电路板设计综合实训提交日期： 目录一、 2.4GHz通用头端印制电路板设计1.1 2.4GHz通用头端的原理介绍1.1.1 基本原理1.1.2 基本要求1.2 电路中主要芯片1.2.1 BGA6589芯片1.2.2 BGU2003芯片1.3 电路设计过程1.4 电路图1.4.1电路原理图1.4.2 电路PCB图二、 基于ISP1521的USB高速转接器印制电路板设计2.1基于ISP1521的USB高速转接器的原理2.1.1 基本原理2.1.2 基本要求2.2 电路中主要芯片2.2.1 ISP1521芯片2.2.2 NDS9435A芯片2.2.3 PCF8582芯片2.3 电路设计过程2.4 电路图2.4.1电路原理图2.4.2 电路PCB图三、 实训总结一、2.4GHz通用头端印制电路板设计1.1 2.4GHz通用头端的原理介绍1.1.1 基本原理在用户新片的控制下（SPDT-PIN),在TX时隙，基于结型二极管BAP51-02的头端SPDT开关（Single-Pole Double-Throw 单刀双掷开关）关闭位于天线和功率放大器之间的通道。PA能够被关闭或打开。输出的信号能够通过天线发射入以太空间。以太是无线RF信号从一个接入点到另一个接入点传输的自然环境媒体。由于TX信号通过BGA6589功率放大器放大，因此可以发射更强的功率并能到达更远的地方。RX时隙段是接收信号。在这种工作模式下，天线在SPDT-PIN的控制下切离PA(功率放大器）并被连接到LNA输入端。LNA能够被打开或关闭。对接收机的性能进行系统分析显示，通过减小RX系统噪声的影响，BGU2003低噪声放大器的确能改善接收机的灵敏度。在噪声输入接收IC前设置非常低噪声、合适的增益时是有可能做到的。这将导致接收机能够在接入点完全接收更远距离的信号。其效果可以通过数学的关系描述如下：普通的噪声图（NF）定义：当系统工作于华氏0度以上的时候，噪声比率F大于1（F1或NF0dB)。叠加LNA和RX芯片的作用，整个系统噪声比率将为：说明系统噪声比率（包括LNA和RX芯片）至少为。等式中还包含RX通道芯片引起的二级噪声。但这个噪声将被LNA增益所衰减。采用合适的LNA的确能减小输入芯片的噪声比率。在这种关系中LNA的噪声比率是主要的。1.1.2 基本要求学习PCB的电子兼容设计的相关知识；通过技术文档了解电路的功能；查阅资料完成设计资料预审。包括电路原理图功能设计要求、结构图分析，学习相关电子技术资料；制定工作计划；完成绘制电路图；完成PCB板设计。1.2 电路中主要芯片1.2.1 BGA6589芯片芯片特点 50增益阻抗带宽 20dBm输出功率 SOT89封装 单电源供电芯片应用宽频带媒体功率增益小信号高线性放大可变增益和高功率放大与BGA2031的连接移动电话和PCD和PDCDIF/RF减震器放大无线电数据SONETCATV的放大器驱动程序芯片描述BGA6589是硅材料的单片集成电路微波回路，宽频带的功率放大内部附有匹配电路，由3个引脚SOT89塑制低热阻的SMD封装。对中等功率增益模块BGA6x89系列电阻反馈达林顿配置放大器。电阻反馈提供大带宽，精度高。芯片外形及符号图二芯片封装图三1.2.2 BGU2003芯片芯片特点 低电流 高电压增益 低噪声 纹波电流调整控制管脚供给和射频输出引脚连接芯片应用射频前端低噪声放大卫星电视高频振荡宽带应用，如手机，无绳电话等芯片描述BGU2003是一个由硅材料的双极性NPN的晶体管组成的单片微波集成电路，低偏置电压，采用塑料4引脚的SOT343R封装。芯片外形及符号图四芯片封装图五1.3 电路设计过程为了防止过压或电源极性错误对参考板的破坏，主板的接线上有一个输入的旁路稳压管（D7、D8、D9）。在出现错误偏置的时候，二极管将直流终端旁路到地。由于这些原因，请调整直流电源的限流器同时检查正确的电源极性和电压值。主板上的几个发光二极管直观反映实际工作模式的主板功能。SPDT：SPDT开关由D1、D2、R1、C4、C3、L1、C2、C1等电路组成。电路Q3,D6,R7,C18控制开关的模式。PIN二极管的正向电流通过R1来设置。C4将D2的负极短路到地。C3将天线过来的信号耦合到开关并隔离直流成分。L1对RF来说是高阻抗，但能将直流电流导通到PIN二极管。C2和C1短路RF残余部分内容。通过测试点T3可以测量通过SPDT开关的直流电压。通过3V的逻辑信号对Q3的正确开关操作，D6、D5以及Q3的B-E结共同组成了直流电平转换电路。SPDT=LOW引起的D5闪烁，说明了SPDT对连接到PA输出端的天线终端的开关操作。C18对于连接到板上的长线引起的线噪声起到了退耦的作用。C5、C10、C14对MMIC起到隔离直流的作用。SPDT的工作原理基于前述章节的四分之一波长微带线TL3.当电源电压远低于3V的时候，结型二极管将进入到模拟衰减器模式。LNA：LNA的偏置电压因为集电极开路因此和上拉电路兼容。LNA的电源连接到终端LN的Vcc。C20和C15滤除开关切换时的尖脉冲、偶和噪声以及线性啸叫。D9将电压钳位在3.6V的最大值。电压超过3.6V的实验室电源将通过一只限流器。其目的是为了保护过压以及LNA电路中错误的电源极性连接。R4是为了建立LNA输出电路的偏置工作点。L2和C7的组合形成了LNA的输出L匹配电路。同时，L2还为MMIC的PIN4端提供直流偏置。而可选的R3能为输出电路建立更宽的频带（Q值降低）或用来作为阻尼震荡。偏执点以及增益的调整可以通过PIN3控制端的电流来实现。控制电流通过R2来调整和限制。C16用来降低线噪声。D8用来防止过压（超过3.6V）以及错误的电源极性。当LNctrl=HIGH时，LNA被导通到最大的增益。这可以由发光二极管D3来显示说明。介于0V到3V的电压LNctrl可以被用来待机、最大增益以及象AGC那样的可变增益。LNctrl和测试点T5（通过R2）之间的电势差能被用来计算通过PIN3的实际控制电流。依赖于R12阻值的发光二极管D3用来指示实际的LNA增益。LNA的输入阻抗以及最佳的噪声阻抗接近于50欧姆。C5隔离直流。输入的回波损耗通过L4和C5的组合电路（看起来象天线连接端X1的谐振匹配）得到优化。PA：功率放大器MMIC（IC2）需要一只4.7V/83mA规格的电源。串联电阻R8、R13和R14是为了实现输出电压以及输出电流的温度稳定性。直流电流通过L3供给MICC，而且L3隔离RF。泄漏的RF通过C11短路到地。通过测试点T2可看到PA输出直流电压。元器件Q1、R10、C19组成的电路可以关断PA。电路Q4、R16、R17使得Pactrl和标准的逻辑IC兼容。根据不同的逻辑输出幅度，需要一只上拉电阻。当PActrl=Logic HIGH时，D4闪烁表示功率放大器已经导通。L5优化输入反射损耗。C10防止MMIC内部输入直流偏置被连接到X3的电路移动。D7防止PA过压工作以及连接点X5处PAVcc错误的电源极性。1.4 电路图1.4.1电路原理图图六1.4.2 电路PCB图图七二 基于ISP1521的USB高速转接器印制电路板设计2.1基于ISP1521的USB高速转接器的原理2.1.1 基本原理集线器内核的主要部件有： * NXP串行接口引擎 (SIE) * 路由逻辑电路（Routing logic） * 传输翻译器Transaction Translator (TT) * Mini-主机控制器 * HUB中继器 * HUB集线器控制器 * 接口控制器 * 复位时钟恢复 NXP串行接口引擎 (SIE)执行所有的USB协议层。因为速度的要求SIE完全通过硬件及连线实现而不采用固件软件操作来实现。该模块的功能包括：同步、格式(pattern)识别、并行串行转换、位填充bit (de-)stuffing、CRC校验及其生成、(PID)校验及生成、地址识别、握手评估及生成。 路由逻辑电路根据HUB被配置的拓扑逻辑切换信号至需要的模块（Mini-主机控制器、全速USB中继器或高速USB中继器） 传输翻译器(TT)是一个连接全速/低速模式USB外设至USB高速上传模式的中介机构。 对于USB IN 传输方向， HUB接收自全速/低速模式USB外设的数据先被记录在TT缓存直到达到合适的长度才通过USB高速上传模式发送至USB主机； 对于USB OUT 传输方向， 只要全速/低速模式的USB外设有能力接收或带宽足够。Mini-主机控制器分配在TT缓存里的数据即会被连续发出直至所有输出数据都被清空。TT缓存只在分包（split）传输时使用。当HUB上传接口处于高速模式时，内部 Mini-主机控制器为下传接口产生全速或低速USB IN, OUT 或SETUP tokens, 然而来自全速或低速USB设备的回复则被收集在TT缓存里面直到complete split transaction时才清理TT缓存。 HUB中继器管理以数据包为基础的传递，执行数据包信号的传递及唤醒信号的传递。 ISP1520 、ISP1520有两个中继器（一个高速中继器， 一个低速中继器），其主要的不同是操作速度。当连接ISP1520 、ISP1520至全速/低速USB主机系统时，ISP1520 、ISP1520自动切换其工作状态为全速/低速USB HUB。 集线器控制器提供接口状态报告；接口控制器为单个下行接口提供控制功能，它控制接口路由模式，任何接口状态的改变都通过hub status change (interrupt) endpoint报告给主机控制器。 2.1.2 基本要求学习多层印制电路板的设计；学习PCB电子兼容设计的相关知识；通过技术文档了解电路的功能原理；查阅资料完成设计资料预审。包括电路原理图功能设计要求、结构图分析，学习相关电子技术资料；制定工作计划；完成绘制电路图；完成PCB板设计。2.2 电路中主要芯片2.2.1 ISP1521芯片芯片特点符合：USB规格2.0、ACPI、OnNow 和USB电源管理要求; 支持高速(480 Mbit/s),、全速(12 Mbit/s)及低速(1.5 Mbit/s)的数据传输速率; 支持自供电Self-power 支持USB休眠模式； 可配置接口数； 内部上电复位（POR）和低电压复位电路； 接口状态指示器； 集成HUB处理器、NXP SIE和USB收发器及USB外设控制器； 集成过流检测电路； 独立端口电源开关或所有端口总电源开关，独立端口单独过流保护或所有端口总过流保护；简易 I2C-bus（主/从）接口读取描述符参数、语言 ID、厂商 ID、产品 ID、序列号ID及配置信息；来源可以是外部EEPROM或是微控制器；上传接口的虚拟USB传输监控器（GoodLink）； 集成的锁相环，低频率12MHz晶振可以减低电磁干扰（EMI）； 支持的操作温度范围：-40 C to +70 C； ISP1521: LQFP80封装；ISP1520: LQFP64封装芯片应用 监视器HUB 笔记本USB端口扩展 USB主板的内部集线器 扩展简易PC的 集线器 USB集线器盒 嵌入式USB主机应用的USB端口扩展 工业环境的USB HUB应用 芯片描述ISP1520、ISP1521是一系列单芯片的USB集线器芯片。它支持高速(480 Mbit/s),、全速(12 Mbit/s)及低速(1.5 Mbit/s)的数据传输速率。其上传接口可以与高速或全速的USB主机端口或HUB下传接口连接。其下传接口可以连接高速、全速或低速外设或HUB控制器。ISP1520、ISP1521是完全用硬件实现的 USB HUB 控制器。连接多个全速的外设控制器可以共享上传接口480 Mbit/s带宽。 ISP1520 拥有 4 个下传端口，其3、4接口可以被关闭。ISP1521 拥有 7 个下传端口，其37接口可以被关闭。 那些与生产商有关的vendor ID, product ID 及string descriptors 等可以被编程于芯片内部的 ROM，也可存放于一个外接的I2C-bus EEPROM 或 控制器中。 ISP1520、ISP1521带有过流保护及LED状态指示的功能。芯片外形 图八芯片封装图九2.2.2 NDS9435A芯片芯片特点-5.3A, -30V 为超低RDS(ON)设计的高密度电池电压和电流处理性能宽应用范围芯片描述NDS9435A是P通道的功率放大模块，运用了火孩的高密度DMOS专利技术。这个高密度生产是特别为减小寄生电阻而特别定做的，提供高效的开关特性，和在雪崩和交换模式下，禁得起高能量。这个器件的别适合低压应用，如笔记本电脑电源管理和其他的高速开关电源电路。芯片外形及符号图十芯片封装图十一2.2.3 PCF8582芯片芯片特点低电源CMOS-最大动作电流2.0Ma-最大待机电流10Ua(6.0V)，典型4uA单电源正常工作电压低至2.5V串行I2-C总线上电复位芯片描述PCX8582X-2是一个2Kbit的EEPROM,因为采用完全的CMOS技术，所以功耗低。编程电压由片上提供，采用了一个电压倍乘器。PCX8582X-2封装外形如图15 图15 PCX8582X-2封装外形芯片封装图十二2.3 电路设计过程首先，根据各个芯片的PDF文档画出各个芯片的电路图符号（原理图库中没有的都要画），然后根据ISP1521的芯片资料中介绍的工作原理和典型电路，画出原理图。因为本项目中要用到的元器件比较多，所以在画原理图的时候要注意画在两张图纸上，然后利用层次图将其连接起来。层次原理图的设计方法自上而下设计流程图框图一自下而上设计流程图框图二在本项目中采用了自下而上的设计方法。2.4 电路图2.4.1电路原理图原理图1原理图2原理图32.4.2 电路PCB图三 实训总结五周的实训结束了，经过这次实训我们学到了很多知识，在我们实际动手操作中练习了protel 99SE软件的使用，使我们对该软件如何使用有了更深入的了解，对其使用的熟练程度又有了新的提高，这次实训还让我们体验到将我们学的理论知识应用到实践中去也不是一件那么容易的事情。在这次实训中我还学