数字电子技术A.doc

.得分评卷员一、填空题：（每空1分，共 25分）1、二进制的数码为 0 ，_ 1_两个，二进制加法：1+1=_10_。2、38.25=（100110.01_）2，（B3）16=（_179_）10，(101011.101)2=(_2B.A_)16。3、TTL门电路输出高电平VOH典型值_3.4v_，输出低电平VOL典型值_0.35v_。4、用四个触发器组成的计数器最多应有_16_个有效状态，若要构成十二进制计数器，最少用_4_个触发器，它有_4_个无效状态。5、将2012个“1”异或起来得到的结果是0_。6、两个二进制数相加时，不考虑低位的进位信号是_半_加器。7、基本RS触发器的约束条件是_RD非+SD非=1_。8、对于JK触发器，若，则可完成_T_触发器的逻辑功能；若，则可完成_D_触发器的逻辑功能。9、74LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为_1011111_。10、半导体数码显示器的内部接法有两种形式：共_阳_接法和共_阴_接法。11、采用代数法来判断一个组合电路是否存在冒险方法为：写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值（0或1）时，如果表达式能转换为_，则存在0冒险，如果表达式能转换成_，则存在1冒险。12、一般的A/D转换包含采样，_采样_，_保持_，_量化_，_编码_四个过程。13、根据使用功能的不同，半导体存储器可分为RAM和_ROM_两大类。得分评卷员二、选择题：（每小题2 分，共 20 分） 1、下列说法不正确的是_A_。A）当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑。B）三态门输出端有可能出现三种状态（高阻态、高电平、低电平）。C）OC门输出端直接连接可以实现正逻辑的线与运算。D）集电极开路的门称为OC门。2、（01001001）8421BCD化成十进制为_B_。A） 73 B） 49 C） 92 D） 453、函数F(A,B,C)=AB+BC的最小项表达式为_C_。A） F(A,B,C)=m（0，2，4） B） F(A,B,C)=m（3，5，6，7）C） F(A,B,C)=m（3，6，7） D） F(A,B,C)=m（2，4，6，7）4、8线3线优先编码器的输入为I0I7，当优先级别最高的I7有效时，其输出的值是_C_。A） 111 B） 010 C） 000 D） 1015、八路数据选择器的地址输入（选择控制）端有_B_个。A） 2 B） 3 C） 4 D） 86、有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是_B_。A） 1011-0110-1100-1000-0000 B） 1011-0101-0010-0001-0000C） 1011-1100-1101-1110-1111 D） 1011-1010-1001-100001117、某计数器的状态转换图如下，其计数的容量为_D_。A） 8 B） 3 C） 4 D） 58、一个无符号8位数字量输入的DAC，其分辨率为_B_位。A） 1 B） 3 C） 7 D） 89、存储器有11根地址线，8根数据线，则存储容量为_A_位。A） B） C） D） 10、下列电路中，不属于时序逻辑电路的是_C_。A）计数器 B）寄存器 C）编码器 D）锁存器得分评卷员三、化简题：（共 10分）1、利用公式法化简成最简与或式。（5分）1）=A+B2、利用卡诺图进行化简。（5分）任意项为：得分评卷员四、画图题：（共10分）1、根据图示输入信号波形，画出门电路的输出波形Y。（5分）2、试画出上升沿触发的D触发器的输出端Q的波形（设触发器的初态为0）。（5分）得分评卷员五、分析与计算题：（共35分）1、分析图示逻辑电路：写出输出X、Y的表达式，列真值表，简述逻辑功能。（9分）2、分析下图所示电路的逻辑功能：写出驱动方程，状态方程，输出方程，列出状态转换表，画出状态转换图，分析电路的功能。（12分）3、集成定时器555的电路如图所示，请回答下列问题。（8分）1）构成电路的名称；2） 已知输入信号波形uI，