槽型低阻soi横向功率器件研究与设计.pdf

分类号 密级 udc 注1 学 位 论 文 槽型低阻槽型低阻 soi 横向功率器件研究与设计横向功率器件研究与设计 （题名和副题名） 范范 叶叶 （作者姓名） 指导教师 罗小蓉罗小蓉 教教 授授 电子科技大学电子科技大学 成成 都都 （姓名、职称、单位名称） 申请学位级别 硕士硕士 专业学位类别 工程硕士工程硕士 工程领域名称 集成电路工程集成电路工程 提交论文日期 2013.04 论文答辩日期 2013.05 学位授予单位和日期 电子科技大学电子科技大学 2014 年年 06 月月 30 日日 答辩委员会主席 评阅人 注 1：注明国际十进分类法 udc的类号。 study and design of trench type low specific on-resistance soi lateral power devic a master thesis submitted to university of electronic science and technology of china major: integrated circuit engineering author: fan ye advisor: prof. luo xiaorong school: school of microelectronics and solid-state electronics 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作 及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方 外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为 获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与 我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示谢意。 作者签名： 日期： 年 月 日 论文使用授权 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘， 允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全 部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 （保密的学位论文在解密后应遵守此规定） 作者签名： 导师签名： 日期： 年 月 日 摘要 i 摘 要 soi（silicon on insulator）横向功率 mosfet（metal oxide semiconductor field-effect transistor）是功率集成电路的核心器件，实现高压和低阻是功率器件 的主要目标。然而，高击穿电压 bv 需要较长且浓度低的漂移区，因而比导通电阻 ron,sp随耐压升高按 ron,spbv 2.5 的关系增加，导致功率损耗增大，即“硅极限” 问题。本文围绕以缓解 bv 和 ron,sp的矛盾关系为目标，提出了三种新型横向功率 mosfet 结构，并进行了机理研究、数值仿真和工艺流程设计。 （1） 提出一种具有低阻通道的槽型 soi ldmos 器件 （soi nbl tldmos） ， 该结构具有三个方面特征：soi 层与埋氧层界面上有一层薄的 n 埋层，漂移区中 的氧化槽以及延伸至埋层的槽栅。首先，器件开态时，延伸槽栅侧面形成的电子 积累层与高掺杂的 n 埋层构成低阻导电通道， 显著降低了器件比导通电阻。 其次， 由于高浓度 n 埋层的作用，根据高斯定理，埋氧层电场增加。再者，氧化槽提高 了器件的横向电场，同时增强了器件的多维度耗尽，提高漂移区浓度。最后，氧 化槽沿纵向折叠漂移区，从而减小器件元胞尺寸和比导通电阻。通过仿真优化获 得 soi nbl tldmos 的击穿电压为 166v、比导通电阻为 1.64 mcm2。与传统槽 栅 soi tg ldmos（soi trench gate ldmos）相比，在相同 6m 的元胞尺寸下， soi nbl tldmos 耐压提高了 105%；在相同耐压下，导通电阻降低了 80%。 （2） 提出一种介质场增强低阻的槽型 soi ldmos 器件 （soi ls tldmos） 。 该结构有三方面特征：漂移区中 l 型氧化槽、槽两侧高掺杂浓度 n/p 区以及延伸 至漂移区的槽栅。首先，l 型凹槽内积累反型层电荷提高器件的横向耐压，缩小元 胞尺寸；其次，高浓度 n/p 区被反向耗尽时，n 区提高氧化槽和漂移区中电场， 横向耐压增加。p 区辅助耗尽漂移区以增加漂移区浓度，n 区提供低阻导电通道， 导致比导通电阻降低；再者，源端的纵向耐压提高会使埋氧层界面产生自适应电 荷，界面电荷增强埋氧层电场和器件耐压。最后，薄埋氧层有效地减缓 soi ls tldmos 的自热效应。通过仿真优化获得 soi ls tldmos 的击穿电压为 179v、 比导通电阻为 2.7mcm2。 在相同 4m 元胞尺寸下， 与常规槽型 soi tldmos （soi trench ldmos）相比，新结构耐压提高了 58%，比导通电阻降低了 65%。 （3）提出一种超低导通比导通电阻的槽型 soi ldmos 器件（soi vsj tldmos） ， 该结构主要特征有： 第一， 通过在漂移区引入纵向 sj （super junction） 结构，使横向器件纵向承受耐压，缩小器件元胞尺寸。第二，sj 中 p 型柱区辅助 耗尽 n 漂移区，增加漂移区浓度，降低比导通电阻。第三，漏区 n+层和埋层界面 摘要 ii n+层为器件提供了一条超低阻导电通道，缩短了载流子在漂移区内的流通路径， 降低比导通电阻。第四，p 柱区中的电离受主负电荷与氧化槽右侧极薄的 n+硅层 中的电离施主正电荷共同作用，优化了整个有源层电场分布，提高器件耐压。通 过仿真优化获得新结构的优值有 25.2mw/cm2。 与常规槽型 soi tldmos 相比, 在 相同 3.5m 元胞尺寸下，耐压提高了 74%，比导通电阻降低了 94%。 关键词：关键词：soi，击穿电压，比导通电阻，氧化槽，界面电荷 abstract iii abstract soi lateral power mosfet device, which aims at high voltage and low resistance, is the core device of high-voltage power integrated circuits. however, it needs a longer drift region and lower drift doping to realize a higher breakdown voltage. as a result, the specific on-resistance (ron,sp) increases with the breakdown voltage (bv) as ron,spbv 2.5, leading to an increase in power dissipation. this is called the “silicon limit”. in order to improve the trade-off between bv and ron,sp, three novel lateral soi power mosfets are proposed in this thesis. their operation mechanisms are investigated by numerical simulation, and the frabrication process of each device is also designed. (1) a novel trench-type soi ldmos with a low on-resistance path (soi nbl tldmos) is proposed. it has three features: a thin n buried layer (nbl) on the interface of the soi layer/buried oxide (box) layer, an oxide trench in the drift region, and a trench gate extended to the box layer. first, on the on-state, the electron accumulation layer forms beside the extended trench gate; the accumulation layer and the highly doping nbl constitute an l-shaped low-resistance conduction path, which sharply decreases the ron,sp. second, the boxs electric field strength is increased owing to the high doping nbl according to gauss theorem. third, the oxide trench increases the lateral electric field strength and strengthens the multiple-directional depletion effect, leading to a high doping drift. fourth, the oxide trench folds the drift region along the y-direction and thus reduces the cell-pitch and ron,sp. after the simulation, soi nbl tldmos achieves the bv of 166v and ron,sp of 1.64 mcm2. compared with the tg ldmos, the nbl tldmos improves the bv by 105% at the same cell pitch of 6m, and decreases the ron,sp by 80% at the same bv. (2) a novel low on-resistance trench-type soi ldmos with dielectric field enhancement (soi ls tldmos) is proposed. it has three features: the l-shaped oxide trench inserted in the drift region, the highly doping n/p pillars beside the trench and a trench gate extended to the drift region. first, the l-shaped oxide accumulates charges to improve the lateral breakdown voltage. second, since the highly doping n/p pillars are depleted, the improved electric field in n pillar enhances the electric field in the oxide trench, resulting in lateral bv development. the p pillar assists the depletion of abstract iv drift region and the n pillar provides the low on-resistance path, resulting in decrease of ron,sp. third, the enhanced vertical breakdown voltage under the source will introduce tons of charges on the interface of buried oxide layer, leading to the enhancement of boxs electric field strength and bv. forth, the thin buried oxide will relieve the self-heating effect of soi ls tldmos. after the simulation, soi nbl tldmos achieves the bv of 179v and ron,sp of 2.7 mcm2. compared with the trench-type soi ldmos, new device improves the bv by 58% and reduces the ron,sp by 65% at the same cell pitch of 4m. (3) a novel ultra-low on-resistance trench-type soi ldmos (soi vsj tldmos) is proposed. the novel structure has four characteristics. first, the lateral breakdown voltage of the device is supported by the drift region in vertical direction by introducing a vertical super junction (vsj) in the drift region, so that the cell-pitch can be reduced. second, the p pillar in vsj assists the depletion of drift region, resulting in increased doping of drift and a decreased ron,sp. third, the n+ layer under the drain region and the n+ layer above the box layer constitute an ultra-low resistance current path, which shorten the flow path for the carriers in the drift region, leading to the ron,sp decrease. forth, the interaction between the ionized acceptor in p pillar and the ionized donor in the thin n+ layer beside the oxide trench will improve the electric field in the whole active region, and the bv is enhanced. after the simulation, soi nbl tldmos achieves the high fom of 25.2 mw/cm2. compared with the trench-type soi tldmos the new device improves the bv by 74% and reduces the ron,sp by 94% at the same cell pitch of 3.5m. key words: soi, breakdown voltage, specific on-resistance, oxide trench, charge 目录 v 目 录 第一章 绪 论 . 1 1.1 soi 技术概述 . 1 1.2 soi 横向器件概况 . 3 1.2.1 soi 横向器件的耐压技术的现状 . 3 1.2.2 低导通电阻 soi 横向器件 . 5 1.3 本论文的主要工作 . 7 第二章 具有低阻通道的槽型 soi ldmos 新结构研究 . 9 2.1 器件结构与工作机理 . 9 2.1.1 soi nbl tldmos 结构特征 . 9 2.1.2 soi nbl tldmos 耐压机理 . 10 2.1.3 soi nbl tldmos 比导通电阻减小机理 . 12 2.2 soi nbl tldmos 与常规结构比较 . 13 2.2.1 耐压和比导通电阻 . 13 2.2.2 动态特性 . 16 2.3 器件参数对耐压和比导通电阻的影响 . 17 2.4 soi nbl tldmos 器件的工艺实现 . 21 2.5 本章小结 . 24 第三章 介质场增强低阻槽型 soi ldmos 新结构研究 . 25 3.1 super junction 理论与 endif 理论. 25 3.1.1 super junction 理论 . 25 3.1.2 endif 理论 . 27 3.2 器件结构与工作机理 . 29 3.2.1 soi ls tldmos 结构特征 . 29 3.2.2 soi ls tldmos 耐压机理和比导通电阻减小机理 . 30 3.3 器件导通与阻断特性分析 . 33 3.3.1 soi ls tldmos 耐压和比导通电阻分析 . 33 3.3.2 soi ls tldmos 结构参数优化 . 39 3.3.3 soi ls tldmos 与常规结构比较 . 41 3.4 本章小结 . 42 目录 vi 第四章 超低比导通电阻的槽型 soi ldmos 新结构研究 . 43 4.1 器件结构与工作机理 . 43 4.1.1 soi vsj tldmos 结构特征 . 43 4.1.2 soi vsj tldmos 耐压机理和比导通电阻减小机理 . 44 4.2 器件结构参数优化 . 48 4.3 器件的工艺实现 . 51 4.4 本章小结 . 52 第五章 结论 . 53 致 谢 . 55 参考文献 . 56 攻读硕士学位期间取得的成果 . 59 第一章 绪论 1 第一章 绪 论 soi 独特的结构特点克服了诸多体硅材料的不足，充分发挥了硅集成技术的潜 力，自上个世纪末发明以来，受到了广泛地关注。soi 器件比体硅器件具有许多不 可比拟的性能优势，如集成度高、可靠性强，消除了闩锁效应，减小了寄生电容， 改善了热载流子效应以及短沟道效应，提高了抗辐照性能等1-3。目前已有比较完 善的技术来制造 soi 材料，这使得 soi 材料的半导体器件广泛应用在低功耗、高 速、高温等集成电路中4-8。相比于传统体硅技术，soi 采用全介质隔离技术，可 同时兼容高低压器件，这些技术特点可以应用于智能功率集成电路（smart power integrated circuit，简称 spic）领域中。因此，高压低功耗 soi 器件的智能功率集 成电路更是成为一个重要的发展方向，在汽车电子、显示、无线通讯等方面迅速 发展9-12。目前，国际上很多公司都致力于智能功率集成电路的研究，比如美国 adi、ibm、ti、maxim，日本 nec、toshiba、denso、fuji，欧洲 philips、x-fab 等。其中，soi 横向功率器件广泛应用在 soi 功率集成电路中，受到了国内外众 多学者的广泛关注，并针对其各项物理机理进行了深入的研究13-15。在研究和设 计 soi 横向功率器件新结构方面，器件的击穿电压和比导通电阻是两项重点关注 的参数指标。为了使器件具有较低的功耗，提出的器件结构需要尽可能地降低比 导通电阻且维持较高的击穿电压。 1.1 soi 技术概述 为了完全隔断有源层和衬底之间的电气连接，在两者之间插入介质埋层是 soi 结构的主要特征。 图 1-1 为传统的硅基和 soi 基的 cmos 器件结构。 从图 1-1 （a） 可以看出，对于传统的硅基 cmos 结构，其器件和电路直接制作在外延层硅片上 面，导致衬底和有缘层产生电气连接。为了实现衬底和有缘层以及高低压单元之 间的电气隔离，传统硅基结构采用反偏 pn 结的方法。虽然 pn 结隔离工艺简单、 成本低，但它的结电容大，高频性能差，存在着较大的 pn 结反向漏电和寄生晶体 管效应。特别是当电路集成有高压器件时，需要制备大面积的反偏 pn 结来隔离高 压器件和低压电路，从而保证 pn 结反偏能够产生足够的耗尽区域，但这样浪费了 芯片面积，隔离效果不佳。但对比图 1-1（b）soi 基 cmos 结构，soi 结构利用 介质埋层隔离器件的衬底、有缘层以及高低压器件，从而有效地阻断它们之间的 电气连接，实现了 soi 的全介质隔离作用。 电子科技大学硕士学位论文 2 (a) 传统硅基 cmos 结构示意图 (b) 传统 soi 基 cmos 结构示意图 图 1-1 传统硅基和 soi 基 cmos 结构示意图 soi 技术实现了器件和衬底的全介质隔离，器件性能上具有以下优点： (1) 速度快：全介质隔离使氧化层的电容为器件的主要电容，其电容远小于传 统 pn 结隔离所产生的寄生电容， 从而器件的开关速度提高。 与体硅器件相比， soi 器件的开关速度提高了 2035%，动态功耗降低。 (2) 消除闩锁效应：对于传统的体硅 cmos 电路， 由于其有源区与衬底直接电 气连接， 集成器件产生寄生 pn 结， 从而导致 pnpn 寄生晶体管形成， 产生大电流， 导致电路无法正常工作， 甚至烧毁电路。 而 soi 器件的全介质结隔离消除了 pnpn 寄生晶体管所引起的闩锁效应，电路的性能提高。 (3) 抗辐照性好：soi 全介质隔离使器件具有很小的结面积，具有很好的抗 辐射性能以及抗软失效能力。 (4) 集成度高，成本低：对于传统的硅基 cmos 电路，需要深阱获得宽的 pn 结来实现器件隔离。而对于全介质隔离电路，器件之间的隔离仅仅与光刻和刻蚀 技术有关，工艺技术越高，器件的集成度越大。此外，soi cmos 电路的制造成 本比传统的硅基 cmos 电路低，虽然制备 soi 材料的成本高，但 soi 器件的掩膜 版用量少且集成度高硅片浪费的尺寸面积小。 目前有许多种技术可以用于制备 soi 结构，如注氧隔离（simox） 、硅片直接 键合 （sdb） 、 智能剥离 （smart-cut） 、 区熔再结晶 （zmr） 以及横向外延生长 （leo） 等，其中 smart-cut 为市场中制作 soi 材料的主要制备技术。 simox 技术： soi 晶片在高温条件下， 将高剂量的氧离子注入到单晶硅片中， 在高温退火条件下形成埋氧化层，且消除了注入缺陷。把它作为绝缘层衬底，直 接在其上面的过渡层或在其上面外延一定厚度的硅层来制作 mos、cmos 等有缘 器件。simox 技术可用于制备薄埋氧层的 soi 材料17，因为其技术是通过离子注 入形成的埋氧层，离子注入能量有效导致 soi 硅层的厚度不能超过 200nm，所以 制备出的埋氧层较薄。 第一章 绪论 3 sdb 技术：将所需的两块硅片氧化，再用化学液在表面做亲水处理之后得到 表面平整的两块氧化硅片，通过硅片表面的氢键作用里两块硅片在高温下紧密贴 合在一起，最后经过顶层硅减薄和抛光得到所需厚度的 soi 层。sdb 技术可用于 制备厚埋氧层和厚顶层硅的 soi 材料，常用于制备高压大功率器件18。 smart-cut 技术：在键合的一块硅片上注入氢离子后跟另一块硅片在高温下进 行键合。在处理温度大约在 500oc，氢离子注入会形成气泡层，之后气泡层发生剥 离，剥离后的键合片经过高温退火和抛光，得到所需的 soi 材料19。smart-cut 技 术制备的埋氧层和顶层硅厚度可控且质量较好，是目前常用主要制备 soi 材料的 技术。 1.2 soi 横向器件概况 高压 soi 横向 mosfet（lateral double-diffused mosfet，简称 ldmos）器 件广泛应用于智能功率集成电路，是功率集成电路中的核心器件。目前，针对高 压 soi ldmos 研究主要集中在解决其击穿电压和比导通电阻的矛盾关系， 实现功 率器件的高耐压，低功耗及小型化目标。 1.2.1 soi 横向器件的耐压技术的现状 soi 横向高压器件的击穿电压是由横向击穿电压和纵向击穿电压的较小者决 定。为了获得器件高的击穿电压，寻找提高器件的纵向耐压和横向耐压的方法是 国际上众多器件设计者们竞相研究的方向。 （1）纵向耐压技术 常规 soi 器件纵向耐压较低，首先因为埋氧层阻止了器件耗尽区向衬底扩展， 使衬底不能参与耐压，从而常规 soi 器件的耐压仅由顶层硅和埋氧层所承担。其 次，soi 器件受结构、隔离、自热效应以及工艺等限制，顶层硅和埋氧层都不能太 厚，所以 soi 高压器件的纵向耐压较低，且薄埋氧层时问题更加严重，成为限制 其在高压功率集成电路发展和应用的主要原因。 a. nakagawa 等人提出了一种具有 n 缓冲层 soi ldmos 器件结构20，其结构 如图 1-2 所示。 该结构的特点是在低浓度漂移区和埋氧层上方插入一层薄的且高掺 杂的 n 缓冲层。器件处于阻断状态时，漂移区被耗尽，耗尽后的 n 缓冲层，由于 其高浓度使得埋氧层上界面的硅中电场斜率提高，从而埋氧层内电场增加。同时 漂移区硅中的电场斜率被拉低， 避免了器件在硅中发生提前击穿， 器件耐压提高。 他们在 14um 厚的顶层硅和 3m 厚的埋氧层的 soi 材料上研制出了 650v 的 ldmos21。此后，a. nakagawa 等人又提出利用 sipos 层在漂移区/埋氧层界面处 电子科技大学硕士学位论文 4 引入高浓度电荷， 如图 1-3 所示， 根据高斯定理， 器件埋氧层电场增加， 他们在 5m 厚的顶层硅和 2m 厚的埋氧层上研制出 1200v 的高压 soi 横向二极管22。 merchant, s.等人提出了超薄 soi 高压器件结构，如图 1-3 所示。由于 soi 层 很薄，器件反向阻断时载流子的电离积分路径被缩短，埋氧层上界面处硅中的临 界击穿电场提高， 从而埋氧层电场提高， 器件获得高的纵向击穿电压， 他们在 0.1m 厚的顶层硅 2m 厚的埋氧层上制备出 700v 的超薄 soi 二极管，克服了常规 soi 器件耐压难于超过 600v 的难题23。 ratnam, p.等人提出了一种在硅衬底上埋二极管器件结构24， 器件结构如图 1-4 所示。该结构特点是在埋氧层下方靠近阴极的一侧通过离子注入形成 p 型掺杂的 n+p 结。当器件反偏时，阴极加高电压而衬底接零电位，从而 n+p 反偏，衬底参 与耐压，导致器件耐压提高。 图 1-2 n 缓冲层 soi 高压器件 图 1-3 sipos 屏蔽层 soi 高压器件 图 1-4 超薄 soi 二极管 图 1-5 埋二极管 soi 高压器件 （2）横向耐压技术 高压 soi ldmos 的耐压情况与高压体硅 ldmos 的区别主要在与纵向耐压程 度不同， 因此其横向耐压的设计可以借鉴传统体硅器件中已有的技术， 如 resurf 技术， 即降低表面电场技术。 resurf 技术目前是在横向功率器件中常用的技术， 可使器件在维持高的击穿电压情况下同时获得较低的比导通电阻。 xiaorong luo 等人提出了阶梯型漂移区 （st soi） 器件结构 （如图 1-6 所示） ， 该结构通过改变漂移区厚度来提高器件的击穿电压25。与传统均匀漂移区厚度的 第一章 绪论 5 soi ldmos 相比，阶梯型漂移区结构具有更加均匀的漂移区电场分布，从而获得 较高的击穿电压。r. sunkavalli 等人也提出了在不改变 soi ldmos 漂移区厚度和 埋氧层厚度的条件下，对漂移区进行了阶梯浓度掺杂，这个方法也是提高击穿电 压的一个有效途径26。如图 1-7 所示，yufeng guo 等人用理论证明了对于顶层硅 较厚而漂移区较短时，一阶或二阶的漂移区掺杂浓度可以获得比较理想的耐压。 图 1-6 阶梯漂移区器件结构示意图 图 1-7 漂移区阶梯掺杂结构示意图 1.2.2 低导通电阻 soi 横向器件 对于传统的 soi ldmos，需要较长且浓度较低的漂移区才能获得较高的击穿 电压。但是，延长的漂移区却大大地增大了器件的比导通电阻，减少了其导通电 流。 虽然可以通过同时并列多个高压 soi ldmos 的单管来获得所需的大导通电流 和低导通电阻，但却以牺牲芯片面积为代价。因此，在功率器件中人们常采用比 导通电阻来衡量器件结构的正向导通能力，而比导通电阻是器件的导通电阻和其 面积的乘积。所以，当 soi ldmos 的击穿电压提高时，其比导通电阻也会相应地 以指数急剧增加， 这就是传统 soi ldmos 中存在的硅极限问题。 为了缓解这一矛 盾关系，国内外众多器件设计者们竞相研究，提出了多种适用于体硅器件和 soi 器件的技术和方法27-30。 目前槽栅技术在功率器件的设计中的应用受到了广泛关注和使用31-32。 槽栅器 件最早提出与上世纪 80 年代，其器件结构为：在常规 mos 结构的栅位置刻槽， 然后在槽中生长出栅介质再淀积多晶硅，使 mos 的沟道区下沉，从而有效地抑制 了常规 mos 结构的段沟道效应和 dibl 效应。此外，从工艺角度上分析，槽栅器 件的沟道长度可以做得很短，从而不受工艺限制；从器件的性能上分析，槽栅结 构可深入到漂移区内，导电电流则从器件表面拓展到体内，从而器件导电面积增 大，器件的比导通电阻大幅度地降低；从器件尺寸上分析，槽栅利于器件沟道密 度的增加，同时也有介质隔离的作用，所以集成度高33。 tobias erlbacher 等人在 2010 年提出了将槽栅集成到 ldmos 中34，器件结构 电子科技大学硕士学位论文 6 如图 1-8 所示。此结构中同时具有平面栅和槽栅结构，两者同时为器件正向导通时 提供了双电流通道： 一部分电流从漏极出发， 经表面漂移区通过平面栅流向源极； 另一部分电流从漏极出发，经体内漂移区再沿着槽栅从下往上流向源极。因此， 在耐压为 50v 的 ldmos 中，双电流通道大大地降低了器件的导通电阻，比导通 电阻从 145mmm2降低到 94 mmm2。 图 1-8 集成槽栅的 ldmos 结构示意图 在漂移区中形成填充sio2的介质槽也是目前横向功率器件中广泛使用的技术， 它可以在保持器件击穿电压不变的情况下缩短漂移区的长度，比导通电阻降低， 进而也缩减了器件所占的芯片面积。 cortes 等人提出了 tg ldmos 结构， 如图 1-9 所示，该结构在器件的源漏之间形成了一个填充 sio2的介质槽，sio2介质槽纵向 折叠漂移区降低了器件的比导通电阻，同时也维持了较高的耐压35。与常规没有 介质槽的 ldmos 相比，在耐压为 95v 的情况下，tgldmos 器件的长度由 9m 降低到 6m，从而比导通电阻也由 2.38 mmm2降低到 1.42 mmm2。 图 1-9 tgldmos 结构示意图 利用槽型技术，nanto fujishima 等人在 1997 年提出了 tlpm/d mosfet，器 件结构如图 1-10 所示36。在 tlpm/d 结构中，漏极置于槽的底部，且在槽的侧壁 处形成了纵向栅极。该器件结构不仅大大地减小了器件的长度和比导通电阻，而 第一章 绪论 7 且也保证了较高的器件的击穿电压。文章中 tlpm/d 在耐压为 80v 的情况下，其 器件长度仅为常规 mosfet 的一半，因此比导通电阻由常规 mosfet 的 1.6 mmm2降低到 0.8 mmm2。 2002 年 nanto fujishima 组又提出了 tlpm/s 器件结构，用于改善 tlpm 器件 的开关特性，器件结构如图 1-11 所示37。新提出的 tlpm/s 与 tlpm/d 结构的不 同之处为：tlpm/s 把源极置于了槽的底部。该器件在改善提高了器件的开关特性 的同时，也获得了较低的比导通电阻。 图 1-10 tlpm/d 结构示意图 图 1-11 tlpm/s 结构示意图 1.3 本论文的主要工作 传统soi横向功率mosfet器件中， 击穿电压和比导通电阻存在着矛盾关系， 即 ron,spbv 2.5。为了缓解此矛盾关系，本文提出了三种槽型 soi ldmos 器件， 获得了耐压和比导通电阻良好折衷， 使器件具有较高优值 （figure-of-merit， fom= bv 2/ron,sp） 。新结构在横向和纵向上突破了传统的硅与二氧化硅界面电场的三倍关 系，显著提高了器件的横向耐压和纵向耐压，同时利用三种不同的低阻导电通道 来降低器件比导通电阻。 因此， 三种新型槽型 soi ldmos 实现了介质场增强且具 有低阻导电通道的高压低阻横向功率器件。 本文在三个章节中分别对提出的三个新结构进行了器件结构特征描述、 工作机 理分析、关键结构参数优化并对器件的工艺流程设计出合理的制备方案。 本文主要工作如下： 第一章，介绍 soi 技术的特点及其业界发展现状，阐述了 soi 横向功率器件 的耐压技术现状以及一些低比导通电阻的 soi 横向功率器件，同时提出了本课题 主要工作和创新。 第二章，提出一种具有低阻导电通道的槽型 soi nbl tldmos 器件，对其结 电子科技大学硕士学位论文 8 构特点和耐压机理、比导通电阻减小机理进行了详细的研究和分析。优化了器件 的结构参数并与传统结构的 soi ldmos 进行 bv 和 ron,sp的比较，并讨论其动态 特性。同时考虑国内的工艺实际水平，设计了一套合理的工艺制备流程。 第三章，介绍 super junction 和 endif 理论，基于此理论，提出一种介质场增 强低阻槽型 soi ls tldmos 器件， 并对其结构特点和工作机理做了细致的分析和 研究。利用 medici 仿真软件对器件的关键参数进行优化仿真，分析出其对器件 静态特性的影响，优化后的结构与传统 soi ldmos 进行比较。 第四章，提出一种超低导通比导通电阻的槽型 soi vsj tldmos 器件，分析 新结构的特点，探讨其耐压和比导通电阻的机理，优化结构参数获得器件优值， 同时设计出一套工艺制备方案。 第五章，全文总结 第二章 具有低阻通道的槽型 soi ldmos 新结构研究 9 第二章 具有低阻通道的槽型 soi ldmos 新结构研究 ldmos 作为高压功率集成电路的核心器件，具