12 串行通信总线与SPI总线

微型计算机控制技术 串行通信总线与 SPI总线 并行传输和串行传输 计算机 I/O接口 外部设备 或 计算机 并行传输 并行传输 或 串行传输 并行传输 各位同时传送，有多根数据线，成本高 传送速度快（短距离） 无法达到很高的总线时钟频率 衡量指标： 最大数据传输率 （ MBps） 时钟频率 总线宽度 8 串行传输 按位按 顺序传送， 只需 较少 传输线，价格 低 传送 速度较 慢（短距离） 可以达到很高的时钟频率 数据 在发送方拆卸，在接收方装配 拆卸：并行 串行 装配：串行 并行 串行通信的制式 单工方式 数据按固定方向传送 半双工方式 数据分时双向传送，同一时刻不能双向同时传输。 全双工方式 数据可同时双向传送 异步通信 数据以字符（或字节）为单位组成字符帧传送 发送端逐帧发送，接收端逐帧接收 字符帧： 起始位 1位，低电平 数据位 5-8位，低位在前，高位在后 奇偶校验位 1位或无此位 停止位 1、 1.5、 2位，高电平 同步通信 字符内部保持同步，字符之间也是同步的 收 /发双方必须建立准确的位定时信号，也就是说收 /发时钟的频率必须严格地一致。 相比异步通信，可以一次传送更多的数据信息，传输效率高，但是硬件设备复杂，成本高。 SPI总线 SPISerial Peripheral Interface SPI是增强型单片机 MC68HC70508A（ Motorola）的串行接口。 SPI具有如下特点： 全双工操作，同步串行通信，主从方式 有 4 种可编程主方式频率（最大为 1.05MHz） 最大从方式频率为 2.1 MHz 具有可编程极性和相位的串行时钟 有传送结束中断标志，有写冲突出错标志，有总线冲突出错标志 SPI的内部结构 SPI的内部结构 SPDR SPCR SPI的内部结构 SPSR 三个标志位均为只读可清除位。 SPI的工作原理 主方式下的管脚功能 PD4/SCK（串行时钟） 在主方式下，PD4/SCK管脚是同步时钟输出。 PD3/MOSI（主输出，从输入） 在主方式下，PD3/MOSI管脚是串行输出。 PD2/MISO（主输入，从输出） 在主方式下，PD2/MISO管脚为串行输入。 PD5/（从选择） 在主方式下， PD5/ 管脚用来保护在主方式下两个 SPI同时操作时所引起的冲突。主机 PD5/管脚上的逻辑 0禁止 SPI，清除 MSTR位，并产生方式错误标志（ MODF） 从方式下的管脚功能 PD4/SCK（串行时钟） 在从方式下，PD4/SCK管脚是从主机 SPI来的同步时钟信号的输入端； PD3/MOSI（主输出，从输入） 在从方式下，该管脚为串行输入端； PDI/MIS0（主输入，从输出），在从方式下，该管脚为串行输出端。 PD5/（从选择） 在从方式下，该管脚用做来自主 SPI的数据和串行时钟接收的使能端。 多机 SPI系统 多机 SPI系统 SPI中断 （ 1） SPI传送完中断 SPI状态寄存器中的 SPI标志位（ SPIF）表示 SPI传送数据结束。当数据移入或移出 SPI寄存器时， SPIF开始置位。如果SPIE也置位，则 SPIF产生中断请求。 （ 2） SPI方式错中断 SPI状态寄存器中的方式错状态位（ MODF）置位，表示 SPI方式错。当 SPI