数电课设——串行通信.doc

沈阳工程学院沈阳工程学院 课 程 设 计 设计题目 设计题目 串行通信电路串行通信电路 系系 别别 班级班级 测控本测控本 091091 学生姓名学生姓名 学号学号 20093081192009308119 指导教师指导教师 职称职称 讲师讲师 起止日期 起止日期 20112011 年年 8 8 月月 2929 日起日起 至至 20112011 年年 9 9 月月 4 4 日止日止 沈沈 阳阳 工工 程程 学学 院院 课程设计任务书课程设计任务书 课程设计题目 课程设计题目 串行通信电路串行通信电路 系 别 班级 测控本 091 学生姓名 学号 2009308119 指导教师 职称 讲师 课程设计进行地点 B222 任 务 下 达 时 间 2011 年 8 月 29 日 起止日期 2011 年 8 月 29 日起 至 2011 年 9 月 4 日止 教研室主任 2011 年 8 月 29 日批准 串行通信电路的设计 1 串行通信电路 1 1 设计目的 1 掌握串行通信电路的构成 原理与设计方法 2 熟悉 QuartusII 的仿真方法 1 2 基本要求 1 发方实现 8bit 码字的并串转换 使用单一电缆发送信号 收方实现串并转换后 输出 2 并行输出端的 8bit 寄存器 3 收方数据是否已准备好指示输出端 1 3 发挥部分 1 加密通信 2 串行发 收端口 FIFO 缓存 3 发 收方奇偶校验位生成 检测 4 其他 2 设计过程及论文的基本要求 2 1 设计过程的基本要求 1 基本部分必须完成 发挥部分可以在已给的范围或自己寻找资料的范围内任选 2 符合要求的设计报告一份 其中包括逻辑电路图 实际接线图各一份 3 设计题目必须仿真通过 设计过程的资料草稿上交 4 成绩的组成 考勤 每天任务的完成工作量 答辩情况 报告 2 2 课程设计论文的基本要求 1 蓝黑色或黑色钢笔或碳素笔书写 不允许用圆珠笔 项目齐全 字迹工整 有 条件的可以打印 2 装订顺序 封面 任务书 成绩评定表 中文摘要 关键词 目录 正文 正 文的具体要求按老师讲课要求 总结及致谢 参考文献 附录 逻辑电路图与实际 接线图 3 时间进度安排 顺序阶段日期计划 完成 内容备注 12011 8 29讲解主要设计内容 学生根据任务书做出原始框图打分 22011 8 30检查框图及初步原理图完成情况 讲解及纠正错误打分 32011 8 31检查逻辑图并指出错误及纠正 讲解接线图绘制及报 告书写 打分 42011 9 1继续修正逻辑图 指导接线图绘制方法 布置答辩打分 52011 9 2答辩 写报告打分 沈沈 阳阳 工工 程程 学学 院院 数字电子技术数字电子技术 课程设计成绩评定表课程设计成绩评定表 系 部 系 部 班级 班级 学生姓名学生姓名 指指 导导 教教 师师 评评 审审 意意 见见 评价 内容 具 体 要 求权重评 分 加权 分 调研 论证 能独立查阅文献 收集资料 能 制定课程设计方案和日程安排 0 15432 工作 能力 态度 工作态度认真 遵守纪律 出 勤情况是否良好 能够独立完 成设计工作 0 25432 工作 量 按期圆满完成规定的设计任务 工作量饱满 难度适宜 0 25432 说明 书的 质量 说明书立论正确 论述充分 结论严谨合理 文字通顺 技 术用语准确 符号统一 编号 齐全 图表完备 书写工整规 范 0 55432 指导教师评审成绩指导教师评审成绩 加权分合计乘以 加权分合计乘以 1212 分分加权分合计加权分合计 指指 导导 教教 师师 签签 名 名 年年 月月 日日 评评 阅阅 教教 师师 评评 审审 意意 见见 评价 内容 具 体 要 求权重评 分 加权 分 查阅 文献 查阅文献有一定广泛性 有综 合归纳资料的能力 0 25432 工作 量 工作量饱满 难度适中 0 55432 说明 书的 质量 说明书立论正确 论述充分 结论严谨合理 文字通顺 技 术用语准确 符号统一 编号 齐全 图表完备 书写工整规 范 0 35432 评阅教师评审成绩评阅教师评审成绩 加权分合计乘以 加权分合计乘以 8 8 分分加权分合计加权分合计 评评 阅阅 教教 师师 签签 名 名 年年 月月 日日 课课 程程 设设 计计 总总 评评 成成 绩绩 分分 中文摘要中文摘要 社会日益进步 各个领域都迅猛发展 数字电子技术的也迅速发展起来 为人们 的生活提供了优越的条件 比如计算机 就是典型的电子技术应用实例 数字电子技 术基础使我们的专业基础课 更应该更好的学习和掌握 这次课程设计为我们提供了 实践的机会 通信技术在电子技术得到发展的前提下 也很快发展起来 我们这次的内容就是 相关的题目 串行通信电路 CPU 与外部的信息交换称为通信 Communication 基本的通信方式有两种 串行通信和并行通信 串行通信 就是将信号一位一位的顺序传送 串行通信与并行通信各有优点与缺 点 在并行通信中 数据有多少位就要有同样数量的传送线 而串行通信只要一条传 送线 故串行通信节省传送线 特别是当位数很多和长距离传送时 这个优点就更为 突出 例如 微型计算机要将数据传送到远方的终端 则常用通信线路进行传送 这 时采用串行传送可以大大减少传送线 从而降低成本 只是串行传送的速度慢 是并 行的 N 倍 N 是位数 如上所述 串行通信是一位一位的顺序传送 但是在计算机中数据是并行传送的 所以当数据由计算机送至数据终端时 先要把并行的数据转换成串行的再传送 而在 计算机接收由终端送来的数据时 先要把串行的数据转换为并行的数据 才能处理加 工 这样的转换就可以用逻辑电路图来实现 这也是我们这次课程设计的主要内容 由于串行通信主要用于远距离传送 所以对传送的数据进行校验就是不宜缺少的 环节 也是这次设计所研究的一个内容 常用的方法是奇偶校验 在逻辑图中实现有 一定的困难 但是我们都会尽力去思考完成的 还有很多的问题都是我们在设计过程中自己去解决 通信是现代社会必不可少的 部分 所以更应该深刻的认识 关键词关键词 代码加密模块 串变并转换模块 并变串转换模块 代码解密模块 发方检 测 目录目录 课程设计任务书课程设计任务书 IIII 数字电子技术数字电子技术 课程设计成绩评定表课程设计成绩评定表 IVIV 中文摘要中文摘要 V V 1 1 设计任务描述设计任务描述 1 1 1 1 设计题目 串行通信电路 1 1 2 设计要求 1 1 2 1 设计目的 1 1 2 2 基本要求 1 1 2 3 发挥部分 1 2 2 设计思路设计思路 2 2 3 3 设计方框图设计方框图 3 3 4 4 各部分电路设计及调试各部分电路设计及调试 4 4 4 1 串行通讯电路各模块设计及调试 4 4 1 1 代码发送电路设计及调试 4 4 1 2 代码加密模块的设计及调试 5 4 1 3 并串转换模块及反馈电路的设计及调试 6 4 1 4 串并转换模块的设计及调试 8 4 1 5 代码解密模块的设计及调试 9 4 1 6 代码接收模块的设计及调试 10 5 5 串行通信电路过程分析串行通信电路过程分析 1212 5 1 串行通信电路的总电路图 12 5 2 电路图的工作过程分析 12 5 2 1 代码发送电路的工作过程分析 12 5 2 2 代码加密模块的工作过程分析 13 5 2 3 并串转换模块及串并模块的工作过程分析 15 5 2 4 解密及代码输出端口的工作过程分析 16 6 6 元器件清单元器件清单 1818 7 7 主要元器件介绍主要元器件介绍 1919 小结小结 2525 致谢致谢 2626 参考文献参考文献 2727 附录附录 A A 串行通信总电路串行通信总电路 2828 1 设计任务描述设计任务描述 1 1 设计题目 设计题目 串行通信电路串行通信电路 1 2 设计要求 设计要求 1 2 1 设计目的 设计目的 1 掌握串行通信电路的构成 原理与设计方法 2 熟悉 QuartusII 的仿真方法 1 2 2 基本要求 基本要求 1 发方实现 8bit 码字的并串转换 使用单一电缆发送信号 收方实现串并转换后 输出 2 并行输出端的 8bit 寄存器 3 收方数据是否已准备好指示输出端 1 2 3 发挥部分 发挥部分 1 加密通信 2 设计思路设计思路 我们这次的课设题目是 串行通讯电路 目前串行通讯的做法在通讯领域是非常 的普遍 因为远距离传送数据采用并行通讯的话那么传送多少位数据就得需要多少条 传送线 然而串行通讯只需要一条传送线用于数据远距离传输 体现出其优越的经济 价值 下面是我对本次课设具体的设计思路 题目要求 发方实现 8bit 码字的并串转换 使用单一电缆发送信号 收方实现 串并转换后输出 所以我在整个电路的开始部分设计了一型号为 8fadd 的 8 位全加器 用来接收发方输入的数据只要将被加数的数据设为 0 就可以获得发方发送的原始数 据这样也就可以实现整个电路只具有一个输入端的功能 接下来就要到了设计电路的 关键环节 并串转换单元 并串转换单元的设计思路 该模块主要由型号为 74283 的 4 位全加器 74151 的 8 位数据选择器和 74161 的计数器构成 从 8 位全加器出来的数据会按顺序平均的分 配给 2 个型号为 74283 的 4 位全加器 这么做我是想对发送的数据加密 这个我会在 安全设备设计里面说明 用 74161 做一个 8 进制计数器 用产生 74151 的地址码选 出对应的地址的数据 这样就实现了由并行传送到串行传送的转变 收方数据准备完成判断电路 该单元就是要检测出是否将待发的 8 位数据全部发 出 若是发出该电路就会显示 1 否则显示 0 所以这部分我使用了 3 输入的逻辑与 门和用来生成数据选择器地址代码的 8 进制计数器共同完成 串并转换单元的设计思路 发方发送的数据经过远距离的串行传送之后接收方要 将传送过来的数据进行串并转换 我的这部分设计用到型号为 74164 的 2 输入 8 输出 的移位寄存器 将传送过来的数据并行输出出来 这样我就实现了并串串并之间的转 换 安全设备设计思路 首先要了解一个事实就是发方发送一组代码收方就要接到这 组不失真的代码才能算是通讯成功 然而有某些信息不想被别人捷走 这样我们就需 要通过对发送的代码进行加密操作 要是没有正确的解密码就得不到正确的代码 这 样就可以有效的保护消息的安全性 所以我在本次课设的发挥部分里就选择了给发送 的数据进行加密操作前面提到过的那 2 片 74283 就是用来对发送码进行加密用的 74283 是 4bit 的全加器 同时我又用到 2 片 74161 计数器共同组成了时钟加密电路 具体的设计方法我会在后面设计的部分详细的说明 有了加密设备对代码进行加密保 护信息安全 防止他人盗取但同时收方要得到真实的代码则就需要解密设备才行 加 码设备的核心就是加法器只不过我的被加数是由时钟产生的随机的二进制码所以我设 计的解密设备就是在对应的加法器的基础上做一个减法器实现对数据的解码操作 这 样收方就可以获得真实的代码 代码输出单元的设计思路 由于我用到了数据选择器和一个 8 位移位寄存器所以 我要得到的代码是经过特定时间后输出的结果 这样我就使用了型号为 74374 的寄存 器等到正确的代码到来的时候将代码输出出来 以上就是我的整体电路的设计思路 3 设计方框图设计方框图 发放代码输入模块 输出代码模块 收方代码 代码加密模块 代码解密模块 并变串转换模块 串变并转换模块 收方代码准备完成与否 检测模块 发方检测 4 4 各部分电路设计及各部分电路设计及调试调试 4 1 串行通讯电路各模块设计串行通讯电路各模块设计及调试及调试 4 1 1 代码发送电路设计及调试代码发送电路设计及调试 由于设计的内容是串行通信电路 为了满足代码发送由一个输入端实现 故在整 个电路开始设计部分采用了型号是 8fadd 的 8bit 全加器 它可以实现 8 位的二进制数 相加减 为了清晰的说明该部分电路的设计 将部分的电路图列出 如图所示 图 4 1 1 1 代码发送电路 图 4 1 1 1 是我设计的代码发送电路 其中发送方发送的数据代码为 Dm1 Dm2 一直到 Dm8 从图中看到我将它们分别对应接到全加器的加数位上 为了将发送方 的代码输出出去 所以我在全加器的被加数部分上全部接地 出来的 D1 D2 一直到 D7 就会是发送方的全部数据代码 下面是验证该模块的部分参数设置仿真结果图 图 4 1 1 2 数值输入电路仿真结果 仿真的结果经调试后结果与此部分设计的希望效果相一致 所以该模块工作正常 同时代码流入下到一个单元模块 4 1 2 代码加密模块的设计及调试代码加密模块的设计及调试 发送出来的信息都属于私人机密都需要进行保护 所以在整个串行通讯的过程中 要进行加密保护 我的这部分模块就是对从上一个单元流进来的数据代码进行加密操 作 我使用了 2 片 742834bit 全加器和 2 片 74161 计数器共同来实现了该电路的加密 装置 具体的接线方式请参考图 4 1 2 1 所示 图 4 1 2 1 代码加密接线图 图 4 1 1 3 是我单独分析加密模块时设计的 完全是为了美观 其连入整体电 路时的图不一样但是工作原理相同 从图中清新的看到从上一个单元流入的数据代 码 D1 D2 D3 D4 分别连到左面的 74283 的加数位置上 D5 D6 D7 D8 则 分别连到右边的 74283 的加数位上 图中又可以看到 2 片 74161 计数器分别对应的的 接入 74283 的被加数位置上这样只要将 CIN 给入低电平就可以将原代码数据进行 加和运算也就是产生了失真的代码 观察该模块是否如设计的希望结果 需要经过调 试测验 图 4 1 2 2 为代码加密电路的仿真结果 图 4 1 2 2 代码加密电路的仿真结果 我将 D1 和 D5 分别给入高电平 因为 D4 D3 D2 D1 可以看成是一个加密模 块 D8 D7 D6 D5 可以看成另一个加密模块 从结果上看出每当 CP 上升沿来的 时候数据代码都会加 1 所以这样就产生了有规律的失真代码 这位后面解码电路的设 计提供了很大的方便 4 1 3 并串转换模块及反馈电路的设计及调试并串转换模块及反馈电路的设计及调试 该部分就是整个电路的核心部分之一 实现信号的并串转换功能 它具有很大的 经济效益 比如远距离传送信号可以省下许多的资源 比较省钱等 但是该模块实现 的器件确是很简单 我就是用了 74151 数据选择器和 74161 计数器就实现了并串信号 的转换 为了便于说明下面我引进该模块的设计电路图 图 4 1 3 1 并串转换及反馈电路图 结合图中电路来进行说明 首先用 74161 做一个 8 进制的计数器 目的就是用来 产生 74151 数据选择器的地址码 有了地址码之后 74151 就可以正常的工作了 将对 应地址的数据选出来 这样就可以将并行输入的数据串行的发送出去了 同时我设计 了一个反馈电路就是在 74151 的地址码的接线上接入一个 3 输入的与门 目的就是用 来告诉发送方 接收方的代码已经准备完成 所以在其输出端接入一个 LED 检测灯 当 D7 上的数据被选中的时候 LED 上就是高电位小灯就会亮 这是我的设计思路 下面是我对该模块的调试检测过程 图 4 1 3 2 为串并转换电路的仿真电路图 图 4 1 3 2 并串转换及反馈电路仿真图 从仿真结果上看每当 CP 上升沿来的时候输出端 Y1 就会将对应地址的数据发送 出去 当地 8 个 CP 沿来到的时候也就是数据 M8 被选中的时候 LED 检测灯为高电 平 所以从图中看到该电路成功的实现了并串转换及反馈功能 4 1 4 串并转换模块的设计及调试串并转换模块的设计及调试 当数据经过远距离的串行传输时候 到达收方之前需要将串行的数据转换成并行 的数据输出出来 所以就需要用到串并转换模块 我的这部分电路设计使用的是 2 输 入 8 输出的 74164 移位寄存器模块 当给其一个输入脉冲的时候他就可以将数据逐一 的存入寄存器中 图 4 1 4 1 为并串转换电路设计图 图 4 1 4 1 串并转换电路设计图 从并串转换电路里面出来的数据 Y1 在 74164 移位寄存器的 A 端口流入 而 B 端口接入高电平 当时钟 CP2 上升沿来到的时候 74164 就可以正常的工作了 图 4 1 4 2 为该模块的仿真结果 图 4 1 4 2 串并转换电路仿真结果 从仿真结果中可以看到当 CP 时钟上升沿来到的时候 流入 Y1 的数据就会从移位寄 存器的 QA 端一步一步的流到 QH 端 当移位寄存器的第一个数据流到 QH 端时此时 移位寄存器中的数据就是并变串时的代码只不过位置相反 这样也就实现了数据由传 到并的转换 4 1 5 代码解密模块的设计及调试代码解密模块的设计及调试 解密模块是非常重要的单元 信息代码经过加密后降低了私密信息被盗取的可能 性 在很大程度上提升了信息的安全性 如果接收方没有解密模块那么想要破解密码 获得发送方的信息是非常困难的 我在解密部分的电路设计同加密电路的设计过程相 类似 只不过在加密的基础上曾加了一些逻辑元件 我做的代码加密其实就是给发送 方输入的代码加上另一组随机的代码 来产生失真的代码从而达到加密的目的 所以 想要解码其实就是找到随机加入的代码然后将其减掉 根据二进制数的算术运算方法 可知 减法运算的原理是将减法运算变成加法运算进行的即就是加上被减数的补码 具体的计算公式如下 若 n 位二进制的原码为 则与它相对应的 2 的补码为 补码与反码的关系式 设两个数 A B 想减 利用前面两式可得 此式表明 A 减 B 可由 A 加 B 的补码并减完成 下面结合解码电路图来详细的说 明 如图 4 1 4 3 所示 图 4 1 5 1 代码解密电路图 这样接线和加密设计时的电路图一样都是为了美观 但其原理功能和这个电 路图中的解密模块一样 此时的 CIN 给高电平 图中 74283 移位寄存器上的进位端 COUT 不接输出即代表自动的实现减操作 只要将加密模块的时钟与解密模块的 时钟设置相等就可以实现解码的功能 接下来就是调试测验我的解密模块是否能够正 常工作 为了清晰地看到解密效果 我们就需要参照加密设计时的代码输入以及一些 相关的参数 仿真结果如图 4 1 5 2 所示 图 4 1 5 2 代码解密电路仿真图 对比图 4 1 2 2 加密电路仿真结果图可以看出 虽然产生了许多尖峰但是解密模 块成功的将加密后的数据代码还原到真实的代码 所以说明解密模块部分调试成功 4 1 6 代码接收模块的设计及调试代码接收模块的设计及调试 并行输出单元是接收方接收到数据代码的最后一个单元模块它负责将正确的代码 选出错误的 PASS 掉 该模块我主要是通过 74374 寄存器并且通过时钟共同来控制数 据代码的输出 如图 4 1 6 1 所示 图 4 1 6 1 代码接收电路设计图 在图上看我的 OEN 为用输入信号来控制 当真正的代码来到的时候就将其设置 为低电平 否则为高电平 这样我就可以得到想要的代码了 具体的仿真结果如图 4 1 6 2 所示 图 4 1 6 2 代码接收电路仿真电路图 根据仿真的结果当 CP4 上升沿到来时将数据代码输入到寄存器里面 同时 OEN 为低电平 将数据代码从寄存器中输出出去 这就说明仿真结果与设计的希望结果相 一致 即调试成功 5 5 串行通信电路过程分析串行通信电路过程分析 5 1 串行通信电路的总电路图串行通信电路的总电路图 图 5 1 1 串行通信电路总电路图 5 2 电路图的工作过程分析电路图的工作过程分析 5 2 1 代码发送电路的工作过程分析代码发送电路的工作过程分析 代码发送电路这部分模块的设计是我为了有别于我们组成员的电路图而设计 我 们的电路设计图要有所区别 在我们这组我是唯一使用了两片 74283 全加器进行加密 设计的 所以为了让代码信息发送者通过一个端口发送代码 我就设计了这部分模块 这部分我使用了型号为 8fadd 的 8bit 全加器来接收数据代码 下面我们结合该模块连 入到整个电路时的工作情况下进行分析 如图 5 2 1 所示 图 5 2 1 代码输入电路设计图 图中型号为 8fadd 的全加器就是代码发送电路的主要部分 从图中可知输入信号 分别为 Dm1 Dm2 Dm3 Dm4 Dm5 Dm6 Dm7 Dm8 放在了 8bit 全加器的 加数位置上而全加器的被加数位置上全部给入低电平 所以出来的信号应该和输入的 信号相同 代码数据分别流入到 2 片 74283 四位全加器上 如图中所示 5 2 2 代码加密模块的工作过程分析代码加密模块的工作过程分析 数据代码从上一个单元流过来 进到了加密模块里 在这里就会对代码进行加密 进而来保护信息的安全 在单独调试该模块的时候仿真的结果和希望的结果相一致 下面我们来看一看将其接入整个电路时的接线图 图 5 2 2 1 代码加密模块接线图 从图中可以看到 2 片 74161 计数器分别连入 2 片 74283 四位全加器之中 并且分 别与流入到全加器的数据代码进行加和操作来产生错误的代码 之后数据就会流入到 下一个单元模块 为了清晰地观看下一个单元的工作情况所以下面我就进行一次全图 的仿真测试 设置参数 Dm1 Dm2 Dm3 Dm4 Dm5 Dm6 Dm7 Dm8 为 10101010 也就是说发送的数据代码就是 10101010 首先我要看到加密后的 74283 的 各个端口的输出数据接线图如下 图 5 2 2 2 代码加密模块接线图 输出分别为 M1 M2 M3 M4 M5 M6 M7 M8 观察仿真结果如下 图 5 2 2 2 代码加密模块仿真电路图 从仿真结果上看到了输出的结果和希望的是一样的即时钟上升沿来到的时候仿真 结 果就会自动加 1 同时参数就会流到下一个单元模块 5 2 3 并串转换模块及串并模块的工作过程分析并串转换模块及串并模块的工作过程分析 从 2 片四位全加器出来的错误的代码会经过该模块转变为串行的数据输出出去 当数据发送到接收方之前数据会经过并串模块将数据并行输出 下面是这两个模块的 接线图 图 5 2 3 1 并串串并转换电路设计图 从图中可以看到 74151 数据选择器和 74161 计数器共同构成了并串转换电路 74614 则构成了串并转换电路 下面我们将上一个单元的参数继续沿用来看一看这两 个模块的工作情况 图为并串串并转换电路图 图 5 2 3 2 并串串并转换电路设计图 这 2 个模块的仿真结果如下 图 5 2 3 3 并串串并转换电路仿真图 图中可以看到当移位寄存器的输出端 Y 刚存完所有代码的时候 LED 为 高电平 同时看到当移位寄存器将 Y 中的所有数据代码在移位寄存器的最后将数据输出出去 5 2 4 解密及代码输出端口的工作过程分析解密及代码输出端口的工作过程分析 解密和端口输出直接决定着接收方是否能够得到真实代码 单独仿真的时候都好 使 下面将连入电路的这两部分进行分析 接着用上一个单元的参数 做一个整体的 仿真 见图 图 5 2 4 1 整体电路接线图 观看整体的仿真结果 图 5 4 2 2 总电路图仿真结果 从图中可以看到解密以及代码输出端口工作正常 6 6 元器件清单元器件清单 序号元器件名称型号数量 1数据选择器741511 片 2计数器741615 片 3移位寄存器741641 片 4寄存器743741 片 5四位全加器742834 片 6八位全加器8fadd1 片 7非门NOT9 个 8三输入与门AND31 个 7 7 主要元器件介绍主要元器件介绍 7 1 数据选择器 74151 7 1 1 引脚图 7 1 2 功能表 表 7 1 2 74HC151 的功能表 输 入输 出 使能选 择 H L L L L L L L L L L L L L H L H L L H H H L L H L H H H L H H H L H D0 D1 D2 D3 D4 D5 D6 D7 7 2 计数器 74161 7 2 1 引脚图 7 2 2 功能表 表 7 2 2 74LVC161 的功能表 输入输出 清 零 预置使能 CEP CET 时钟 CP 预置数据输入进位 TC L H H H H L H H H L L H H L L L L 保持 保持 计数 L L 7 3 移位寄存器 74164 7 3 1 引脚图 7 3 2 功能表 表 7 3 2 74164 的功能表 7 4 寄存器 74374 7 4 1 引脚图 7 4 2 功能表 表 7 4 2 74374 的功能表 7 5 四位加法器 74283 7 5 1 引脚图 7 5 2 功能表 表 7 5 2 74283 的功能表 7 6 八位加法器 8fadd 7 6 1 程序代码 TITLE Top level file for the 8fadd macrofunction Chooses a device family optimized implementation FUNCTION p8fadd cin a 8 1 b 8 1 RETURNS cout sum 8 1 FUNCTION f8fadd cin a 8 1 b 8 1 RETURNS cout sum 8 1 PARAMETERS DEVICE FAMILY INCLUDE aglobal inc SUBDESIGN 8fadd cin INPUT GND a 8 1 INPUT GND b 8 1 INPUT GND cout OUTPUT sum 8 1 OUTPUT VARIABLE IF FAMILY FLEX 1 GENERATE sub f8fadd ELSE GENERATE sub p8fadd END GENERATE BEGIN IF USED cin GENERATE sub cin cin END GENERATE IF USED a1 GENERATE sub a1 a1 END GENERATE IF USED a2 GENERATE sub a2 a2 END GENERATE IF USED a3 GENERATE sub a3 a3 END GENERATE IF USED a4 GENERATE sub a4 a4 END GENERATE IF USED a5 GENERATE sub a5 a5 END GENERATE IF USED a6 GENERATE sub a6 a6 END GENERATE IF USED a7 GENERATE sub a7 a7 END GENERATE IF USED a8 GENERATE sub a8 a8 END GENERATE IF USED b1 GENERATE sub b1 b1 END GENERATE IF USED b2 GENERATE sub b2 b2 END GENERATE IF USED b3 GENERATE sub b3 b3 END GENERATE IF USED b4 GENERATE sub b4 b4 END GENERATE IF USED b5 GENERATE sub b5 b5 END GENERATE IF USED b6 GENERATE sub b6 b6 END GENERATE IF USED b7 GENERATE sub b7 b7 END GENERATE IF USED b8 GENERATE sub b8 b8 END GENERATE cout sub cout sum 8 1 sub sum 8 1 END 小结小结 本次我们组课程设计的题目是串行通信电路 这次课程设计我们查阅了许多的相 关文献和书籍 因为刚看到这个题目的时候 大家都不了解 前期都处于迷茫状态 此次课设是一周的时间 第一天 老师对每个题目都做了解释及其具体的要求 使逻 辑电路的轮廓逐渐清晰起来 知道了从何处下手 大家都知道 课程设计是用我们课程知识综合应用的实践训练 是我们迈向社会 从事职业工作前一个必不少的过程 所以我很珍惜这次机会 在老师讲完的时候 我 们组就有了一个模块的思路 我组成员都很积极 想大显自己的能力 我们今天认真的进行课程设计 学会脚踏实地迈开实践这一步 就是为明天能稳 健地在社会大潮中奔跑打下坚实的基础 在这次的课程设计中 不仅检验了我所学习 的知识 也培养了我如何去把握一件事情 如何去做一件事情 又如何完成一件事情 在设计过程中 与同学分工设计 和同学们相互探讨 相互学习 相互监督 学会了 合作 学会了运筹帷幄 学会了宽容 学会了理解 也学会了做人与处世 这一周内 我感触最深的当属查阅大量的设计资料了 无论是课本上的 还是网上的都浏览了 不少相关的设计思路 从中也借鉴了别人的思想 开阔了自己的