逻辑门电路高速数字电路设计.ppt

2019年12月21日 湖南大学电气与信息工程学院 0 第2章逻辑门电路的高速特性 2 1发展历史2 2功耗2 3速度2 4封装 2019年12月21日 湖南大学电气与信息工程学院 1 数字设备设计中的最重要考虑因素 功率 低速度 高封装 便宜 2019年12月21日 湖南大学电气与信息工程学院 2 2 1数字技术发展历史 高速电路设计的折衷方案 标准封装 制造时节省费用 减少灵活性 标性封装限制了每个单元内电路的数目和引脚的数目 迫使设计者将大的系统分拆到多个器件封装中 缺点 封装器件间的连接响应较慢 且需要更大的功率 封装结构以及采用的冷却系统共同限制每一个封装所允许的最大功率 随着每一个逻辑单元尺寸减小 封装内电路的数目增加 更大的集成在既定技术条件下 由于高速器件通常消耗更大的功率 速度和功率在一定程度上可以相互转换 速度越高 功耗越大 2019年12月21日 湖南大学电气与信息工程学院 3 2 2功耗 逻辑器件的实际功耗与数据手册上给出的典型供电电流icc只是间接相关 原因 高速条件下会产生额外功耗 驱动大的输出负载会产生额外功耗 在高速电路设计时 应注意手册给出的指标的测量条件 2019年12月21日 湖南大学电气与信息工程学院 4 2 2功耗 高速逻辑电路四种类型的功耗 输入功率内部功耗驱动电路功耗输出功率 输入包括对本级馈送的驱动电路的功耗 内部未连接负载时测量的损耗 驱动电路当连接负载电路时驱动电路的额外损耗 输出传送到负载的功率 2019年12月21日 湖南大学电气与信息工程学院 5 2 2功耗 1 静态和动态功耗 静态功耗 quiescentpowerdissipation 电路维持在一个状态或另一个状态时所需的功率 可通过计算电路中各元件的功率 再求和得到总功率 电路维持在某个状态的时间比另一个状态多 应考虑使用加权平均法 或者用最坏情况计算 2019年12月21日 湖南大学电气与信息工程学院 6 2 2功耗 2 驱动容性负载时的动态功耗 active 逻辑电路的每次跳变 都要消耗正常功耗之外的额外功率 当以一个恒定速率循环时 动态功耗 activepowerdissipation 等于 功耗 每秒周期数 每个周期额外的功率 电容负载 每个周期消耗的能量 cvcc2 fhz频率循环运行 电容充放电消耗在驱动电路中的功率 功率 fcvcc2 2019年12月21日 湖南大学电气与信息工程学院 7 2 2功耗 2 驱动容性负载时的动态功耗 active 实例 cmos电路的简单模型 t1时刻 a闭合 电容c充电至vcc t2时刻 电容c放电 能量消耗在电阻上 2019年12月21日 湖南大学电气与信息工程学院 8 2 2功耗 3 叠加偏置电流产生的动态功耗 推拉输出电路 输出配置两个激励电路 一个把输出电压拉升至hi 而另一个将输出电压下拉至lo ttl反相器 q1 q2交替处于导通状态 2019年12月21日 湖南大学电气与信息工程学院 9 2 2功耗 3 叠加偏置电流产生的动态功耗 cmos电路 q1 q2交替处于导通状态 推拉输出电路 问题 状态转换过程中 有可能存在q1 q2同时导通 产生一个从vcc到地的浪涌电流 所消耗的功率以热量形式消耗在管子上 2019年12月21日 湖南大学电气与信息工程学院 10 2 2功耗 3 叠加偏置电流产生的动态功耗 例 74hc00电路的直流电流消耗与输入电压的关系 2019年12月21日 湖南大学电气与信息工程学院 11 2 2功耗 4 输入功耗 芯片的输入功耗来自其他器件 对输入电路的偏置和触发是必须的 静态输入功耗由所需的输入电流与电源电压乘积决定 该功耗包括接收逻辑器件内部的实际功耗与驱动器件功耗 动态输入功耗 输入电容c 典型输入电压幅度v 工作频率f 则有 动态功耗 fcv2 输入功耗相对数值比较小 当网络有较大的扇出 或必须在极低功耗下工作 其重要性才体现出来 2019年12月21日 湖南大学电气与信息工程学院 12 2 2功耗 5 内部功耗 内部电源用于逻辑器件的内部节点的偏置转换 内部功耗包括静态功耗和动态功耗 内部静态功耗 无负载连接 输入端处于随机状态的条件下的功耗 求出所有可能的输入状态的平均值可得 内部动态功耗常数kactive 可通过交替输入某个预定频率测量 方法 断开输出 在频率fhz条件下测得总功率ptotal 计算动态功耗常数 2019年12月21日 湖南大学电气与信息工程学院 13 2 2功耗 5 内部功耗 在任何频率f 下总功耗 实例 门电路的内部功耗与频率的关系 2019年12月21日 湖南大学电气与信息工程学院 14 2 2功耗 6 驱动电路功耗 逻辑器件中大部分能量都消耗在输出驱动电路上 常用的输出结构 推拉电路输出射极跟随器输出集电极开路输出电流源输出 输出电路功耗取决于输出电路结构 逻辑电平 输出负载及运行速度 2019年12月21日 湖南大学电气与信息工程学院 15 2 2功耗 6 驱动电路功耗 推拉电路输出中的静态功耗 计算方法 取输出lo和hi状态下功率的平均值 ttl推拉输出电路的静态功耗 2019年12月21日 湖南大学电气与信息工程学院 16 cmos驱动器的输出阻抗 2 2功耗 6 驱动电路功耗 vol io 4 0ma 典型值0 15 最大值0 33 voh io 4 0ma 典型值4 32 最小值3 84 rb min 0 15 0 004 37 rb max 0 33 0 004 83 ra min 0 18 0 004 45 ra max 0 66 0 004 165 2019年12月21日 湖南大学电气与信息工程学院 17 2 2功耗 6 驱动电路功耗 推拉输出电路的动态功耗 例 cmos总线性能 p40 总线连接20个cpu 共享存储器 连接总线通过阻抗可控的50 印刷电路走线实现 线长10in 已知 收发器传播延迟9ns 手册标明驱动器的i o负载电容10pf 计划总线运行在30ns周期上 33mhz 2019年12月21日 湖南大学电气与信息工程学院 18 2 2功耗 6 驱动电路功耗 静态 可以轻易驱动20个电路 动态 c负载 10pf 驱动器 20个驱动器 2pf in 10in 220pf 74hct640的输出 vcc 4 5v voh 3 84v io 6ma hct总线上的输出电阻 vcc voh io 110 rc上升时间 trc 110 220pf 24ns 10 90 上升时间t10 90 2 2trc 53ns 2019年12月21日 湖南大学电气与信息工程学院 19 2 2功耗 6 驱动电路功耗 每个驱动器的功耗 条件 vcc 5 5v c 220pf fclk 16mhz fdata 8mhz pdrive fdata c vcc2 0 053w 每个驱动器封装8个 总功耗 ptotal 8 pdrive 0 424w 2019年12月21日 湖南大学电气与信息工程学院 20 2 2功耗 6 驱动电路功耗 射极跟随器输出电路的静态功耗 p42 2019年12月21日 湖南大学电气与信息工程学院 21 写上姓名 学号上交 课堂练习 电路如图 推导t10 90表达式 2019年12月21日 湖南大学电气与信息工程学院 22 2019年12月21日 湖南大学电气与信息工程学院 23 2 3速度 传播延迟 数字逻辑关注 最小转换时间 高频电子工程关注 转换时间快导致返回电流 串扰 振铃等 2019年12月21日 湖南大学电气与信息工程学院 24 2 3速度 1 电压突变的影响dv dt 主要频率分量在fknee以下 与传播延迟 时钟速率 转换频率无关 信号传播的整个路径 其频率响应至少在fknee之前都应当是平坦的 缩短上升时间 提高dv dt 将迫使fknee的升高 使信号传输问题更严重 电路的dv dt还可能影响其它电路 2019年12月21日 湖南大学电气与信息工程学院 25 2 3速度 2 电流突变的影响di dt 电流突变影响附近其它电路 感应 di dt越大 影响越严重 测量方法 示波器的电压的上升时间变化转为电流的变化速率 例 2019年12月21日 湖南大学电气与信息工程学院 26 2 3速度 2 电流突变的影响 电压上升时间与最大电流摆率的关系 2019年12月21日 湖南大学电气与信息工程学院 27 2 3速度 2 电流突变的影响 电流变化率的最大值对确定电感耦合的峰值很有帮助 电流变化速率与上升时间的平方的倒数成正比 2019年12月21日 湖南大学电气与信息工程学院 28 2 3速度 3 电压容限 是逻辑驱动器的保证输出与逻辑接收的最坏情况下的灵敏度之间的差值 2019年12月21日 湖南大学电气与信息工程学院 29 2 3速度 3 电压容限 电压容限的意义 直流电源的电流流经接地的电阻 导致各逻辑器件之间的地电位差 快速变化的返回信号电流 流经接地通路电感 导致逻辑器件之间对地电压的变化 邻近线路上的信号可以通过各自的互容或互感相互耦合 对某个指定线路产生串扰 振铃 反射 长的线路使二进制信号产生扭曲 温度的影响 2019年12月21日 湖南大学电气与信息工程学院 30 2 3速度 本节总结 p54 2019年12月21日 湖南大学电气与信息工程学院 31 2 4封装 封装的影响 引脚电感 引脚电容 散热 引脚电感 引脚电感会引起地弹 groundbound 输出产生跳变 导致逻辑输入端产生毛刺 有可能影响逻辑电路正常工作 2019年12月21日 湖南大学电气与信息工程学院 32 2 4封装 地线上不必要的电压 实例 开关由a到b 电容c对地放电 在接地回路上形成大的浪涌电流 接地引脚电感作用产生电压vgnd 输入电压 vin vgnd 2019年12月21日 湖南大学电气与信息工程学院 33 2 4封装 地弹对电路的影响 ttld型八触发器 驱动一组32个存储心片组 2019年12月21日 湖南大学电气与信息工程学院 34 2 4封装 c时刻 产生双重触发 2019年12月21日 湖南大学电气与信息工程学院 35 2 4封装 地弹的大小 实例 地弹的测量p57 为什么用此方法测量 2019年12月21日 湖南大学电气与信息工程学院 36 2 4封装 测量结果 2019年12月21日 湖南大学电气与信息工程学院 37 2 4封装 预测地弹的大小四要素 逻辑器件的转换时间 负载电阻或电容 引脚电感和转换电压 电阻性负载 电容性负载 2019年12月21日 湖南大学电气与信息工程学院 38 2 4封装 5种逻辑产品的转换特性 2019年12月21日 湖南大学电气与信息工程学院 39 2 4封装 显著减少引脚电感的封装 丝焊 特点 可机械操作 也可手工焊接 实例 玩具的语音芯片与pcb板的连接 可直接裸片焊接 2019年12月21日 湖南大学电气与信息工程学院 40 2 4封装 载带自动焊 方法 芯片先安装在柔性电路板上 再将柔性电路板装配到pcb 特点 适于大规模装配 电气特性的完整性如完整的地平面 2019年12月21日 湖南大学电气与信息工程学院 41 倒装焊 2 4封装 特点 非常理想的电气特性 差的机械特性 安装 热膨胀 散热特性 与pcb板接触仅有锡球 2019年12月21日 湖南大学电气与信息工程学院 42 2 4封装 典型的引脚电感值 2019年12月21日 湖南大学电气与信息工程学院 43 2 4封装 可以减少地弹的因素 减慢输出转换时间封装中布置多重地线 多个地引脚可减小接地电感器件的输入电路中有一个单独的参考