期中测试题答案.doc

计算机组成原理期中试题题号一二三总分得分一、 填空题（每空1分，共20分）1. 主存和cache的地址映象方法很多，常用的有直接映像、 组相连映像 、和 全相连映像 。2. 在下列常用术语后面,写出相应的中文名称:RISC_ _CACHE_ _精简指令系统计算机、高速缓冲存储器、3. X=-0.1011,Y=-0.0001,则X补=1.0101, Y补=1.1111,X+Y 补= 1.0100。4. 设 n = 8包括一位符号位），补码Booth算法需做 7 次移位和最多 8 次加法。5. 设 n = 8包括一位符号位，补码一位除中，被除数和除数同号，需要做 减法 运算（加或减）。6. 8位补码整数的表示范围为-128127。7. 浮点数X = -11.011 * 2100，的规格化形式为 -0.11011*2110 8. I/O与主机交换信息的控制方式中， 程序查询 方式CPU和设备是串行工作的。9. Cache和主存的映像方式中， 全相连 方式灵活性最强，成本最高10. 一个浮点数，当其尾数右移一位时，欲使其值不变，阶码必须 +1 。11. 指令的长度主要取决于操作码的长度、操作数的长度和操作数的个数。12. 某计算机的cache采用4路组相联映像，已知cache容量为4KB，主存容量为1MB，每个字块32B（1B1字节）。组地址 5 位，组内块号 2 位，块内地址 5 位（按字节编址）。13. 补码定点数加减运算采用双符号位判断溢出，当双符号位为 相同 时没有溢出。二、 单项选择题（每题1.5分，共45分）题号123456789101112131415答案题号161718192021222324252627282930答案1. 在程序的执行过程中，Cache与主存的地址映射是由_。A操作系统来管理的 B程序员调度的 C由硬件自动完成的 D用户软件完成2. CPU响应中断的时间是_。A中断源提出请求 B取指周期结束 C执行周期结束 D间址周期结束3. 三种集中式总线控制中，_方式对电路故障最敏感。A链式查询 B计数器定时查询 C独立请求 D以上都不对4. 在机器数_中，零的表示形式是唯一的A. 原码 B. 反码 C. 补码和移码 D. 原码和反码5. 设寄存器内容为10000000B,若它的真值为127，则为_A.原码 B. 补码 C.反码 D. 移码和原码 6. 主机与I/O设备传送数据时采用_ CPU效率最高A.程序查询方式B.中断方式C.DMA方式 D.以上方式效率相同7. Intel 2164 DRAM芯片内部数据位采用128128矩阵排列，刷新周期为2ms，读写周期为0.1s。若采用集中式刷新，则死区时间为_。A.15.6sB.12.8s C.2msD.20s8. 变址寻址方式中，操作数的有效地址是（ ）。A基址寄存器内容加上形式地址（位移量）B程序计数器内容加上形式地址C变址寄存器内容加上形式地址D以上都不对9. 向量中断是（ ）。A外设提出中断B由硬件形成中断服务程序入口地址C由硬件形成向量地址，再由向量地址找到中断服务程序入口地址D以上都不对10. Cache采用全相联映像方式,使用LRU页面替换算法,依次访问如下块,1,8,1,7,8,2,7,2假定Cache容量为3个块,开始时是空的,则块失效次数是_A.4B.5C.6D.711. 下列那一种操作不是中断周期进行的操作（ ）。A保存程序断点B关中断C寻找中断服务程序入口地址D设置中断屏蔽字12. 在CPU中存储访存地址的是（ ）。A程序计数器PCB指令寄存器IRC地址寄存器ARD数据寄存器DR13. 下列浮点数（设基数为2,尾数采用补码表示）中（ ）是规格化的。A1.100120 B0.01102-2 C1.10002-3 D1.00002-414. 下列有关存储器的叙述中错误的是（ ）。ASRAM、DRAM都属于易失性存储器BDRAM集成度比SRAM更高CSRAM不需要刷新DDRAM为破坏性读操作15. 当乘数为11010，若1次移位需10ns，一次加法需10ns，补码一位乘Booth法最多需要（ ）时间。A70 ns B80 ns C90ns D100 ns16. 主机与I/O设备传送数据时采用_ CPU效率最高A.程序查询方式B.中断方式C.DMA方式 D.以上方式效率相同17. 在设计指令格式时采用扩展操作码的技术主要是为了_。A.减小指令字长度B.保持指令字长度不变而增加指令的数量C.增加指令字长度D.保持指令字长度不变而增加寻址空间18. 某计算机的存储系统采用字节编址方式，在读取了一条16位指令之后，PC的值自动加_。A.1B.2 C.3 D.不确定19. 计算机采用分级存储系统的主要目的是_。A.减小主机箱的体积B.解决容量、价格、速度之间的矛盾C.方便存储海量数据 D.提高存储访问速度20. 在计数器定时查询方式下，若计数接着上一次计数，则（ ）。A设备号小的优先级高 B每个设备使用总线的机会均等C设备号大的优先级高 D优先级随机21. 某SARM芯片，其存储容量为16K8位，该芯片的数据线数目是（ ）。A16 B14 C8 D2222. 假设下列字符码中有奇偶校验位，但没有数据错误，采用偶校验位的字符码是（ ）。A11001111 B11010110 C11001101 D1101100123. 某指令采用寄存器间接寻址访问内存操作数，则在它执行时需要访问内存（ ）次。A1B 2 C3 D 024. 除了采用高速芯片外，下面哪些不能提高存储器的速度（ ）。ACache B多体并行 C 双端口存储器 D虚拟存储器25. 某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为_。A +（1 2-32） B +（1 2-31） C 2-32 D 2-3126. 设指令字长12位，基本操作码字段4位，地址码1字段4位，地址码2字段4位。已经指令系统中共有二地址指令15条，零单地址指令32条，则一地址指令最多有_条。A15B.16C.0D.1427. 下列关于校验码的叙述中正确的是_。A海明码是检错码 B所有校验位都位于海明码字的低R个比特上CCRC码是纠错码 D所有校验位都分散到CRC码字的各个比特上28. CPU可按地址随机访问的存储器是_。 ARAM B磁盘 C磁带 D光盘29. 取指令操作完成之后，PC中存放的是（ ）。A. 当前正在执行指令的地址 B将要实际执行的指令的地址C该条指令的微程序入口地址 D下一条顺序存放的指令的地址30. 已知x 0,且x原 = x0.x1x2xn,则x补可通过（ ）求得 A. 各位求反，末位加1 B 求补 C除x0外求补 D 各数值位求反，末位加1三、 综合题（共5题，共35分）操作码OPX位移量D1（5分）某机的指令格式如下所示：X为寻址特征位：X=00：直接寻址；X=01：用变址寄存器Rx寻址；X=10：相对寻址。设（PC）=5431H，（Rx）=3515H，（H代表十六进制数），请确定指令中的有效地址：（1）8241H（2）1438H（3）8134H。解：（1）8241H = 1000 0010 0100 0001B X=10：为相对寻址 EA=（PC）+D=5432+41=5473H（2）1438H = 0001 0100 0011 1000B X=00：为直接寻址 EA=D=38H（3）8134H = 1000 0001 0011 0100B X=01：为变址寻址 EA=（RX）+D=3515+34=3549H2（5分）写出对一个有效字节数据进行海明编码的方案。要求能检测和自动纠正一位错，并发现两位错。若8位信息位为 10110101（低），海明码为何值。答：检测与自动校正一位错井发现两位错，此时校验位的位数r和数据位的位数k应满足下述关系： 2r-1 k+r若k=8,则求得 r=5 （2分） 若采用偶校验： P1=D1D2D4D5D7 =10010=0 P2=D1D3D4 D6 D7 =11010=1 P3=D2D3D4D8 =0101 =0 P4=D5D6D7D8 =1101=1 P5= D1D2 D3 D4D5 D6 D7 D8 P4P3P2P1 =1 （2分）海明码为：1101110100110（1分）3.由64K1的2164 RAM芯片（4个128128阵列）构成256K8存储器。（5分）问(1)共需几片芯片？（2）采用分散刷新方式，若单元刷新间隔不超过2ms，则刷新信号的周期是多少？（3）若采用集中刷新方式，设读写周期T=0.1s，存储器刷新一遍至少需要多少时间？解：（1）共需几片芯片？(256K/64K)*(8/1) = 4*8 = 32片 （1分）（2）采用分散刷新方式，若单元刷新间隔不超过2ms，则刷新信号的周期是多少？（2分）2ms / 128行 = 15.6s （3）若采用集中刷新方式，设读写周期T=0.1s，存储器刷新一遍至少需要多少时间？T*128行 = 12.8s （2分）4. (10分)若X=0.1001,Y=-0.1101,试用补码一位乘计算XY补解：X补00.1001Y补1.0011-X补11.0111 (1分)部分积乘数说明00 00000011 (2分)00 1001 X补00 100100 01001 001联合右移一位 (2分)00 1001X补00 110100 0110 11 00联合右移一位00 0000000 0110 (2分)00 0011011 0联合右移一位00 0000000 001100 00011011联合右移一位11 0111Y为负数，X (2分)11 1000或Booth法部分积乘数说明00 0000100110 11 0111 X补11 011111 10111 10011联合右移一位00 0000011 101111 1101 11 1001联合右移一位00 1001X00 011000 0011011 100联合右移一位00 0000000 001100 00011011 10联合右移一位11 0111X11 1000XY补1.10001011 (1分)5. (10分)设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K4位RAM，4K8位RAM，2K8位ROM，以及74138译码器和各种