vhdl简答.doc

1、简述信号与变量的区别。a.信号延时赋值，变量立即赋值b.信号的代入使用=，变量的代入使用:=；c.信号在实际的硬件当中有对应的连线，变量没有2、 简述可编程逻辑器件的优点。a.集成度高，可以替代多至几千块通用IC芯片.极大减小电路的面积，降低功耗，提高可靠性 b.具有完善先进的开发工具.提供语言、图形等设计方法，十分灵活.通过仿真工具来验证设计的正确性c.可以反复地擦除、编程，方便设计的修改和升级d.灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间f.保密性好3、试比较moore状态机与mealy状态机的异同。Moore输出只是状态机当前状态的函数. Mealy输出为有限状态机当前值和输入值的函数3、 简述VHDL语言与计算机语言的差别。a. 运行的基础。计算机语言是在CPURAM构建的平台上运行。VHDL设计的结果是由具体的逻辑、触发器组成的数字电路b.执行方式.计算机语言基本上以串行的方式执行.VHDL在总体上是以并行方式工作c.验证方式.计算机语言主要关注于变量值的变化.VHDL要实现严格的时序逻辑关系6、VHDL与计算机语言的区别？VHDL语言可以并行执行，计算机语言只能顺序执行。3.1比较常用硬件描述语言VHDL、Verilog和ABEL语言的优劣。1.VHDL：描述语言层次较高，不易控制底层电路，因而对综合器的性能要求较高。有多种EDA工具选择，已成为IEEE标准。 应用VHDL进行工程设计的优点是多方面的，具体如下： (1) 与其他的硬件描述语言相比，VHDL具有更强的行为描述能力。 (2) VHDL具有丰富的仿真语句和库函数，使得在任何大系统的设计早期，就能查验设计系统的功能可行性，随时可对系统进行仿真模拟，使设计者对整个工程的结构和功能可行性做出判断。 (3) VHDL语句的行为描述能力和程序结构，决定了它具有支持大规模设计的分解和已有设计的再利用功能。 (4) 用VHDL完成一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动把VHDL描述设计转变成门级网表(根据不同的实现芯片)。 (5) VHDL对设计的描述具有相对独立性。 (6) VHDL具有类属描述语句和子程序调用等功能，对于完成的设计，在不改变源程序的条件下，只需改变类属参量或函数，就能轻易地改变设计的规模和结构。2. Verilog:设计者需要了解电路的结构细节，对综合器的性能要求较低。有多种EDA工具选择，已成为IEEE标准。3.ABEL: 设计者需要了解电路的结构细节，对综合器的性能要求较低。支持ABEL的综合器只有一家，ABEL正朝国际化标准努力。4、 简述实体端口的模式输入（Input）：clk、reset、en、addr等输出（Output）：输出信号，不能内部引用双向（Inout）：可代替所有其他模式，用于设计双向总线缓冲（Buffer）：与Output类似，但允许该管脚名作为一些逻辑的输入信号5、 进程语句是设计人员描述结构体时使用最为频繁的语句，简述其特点。a.它可以与其它进程并发执行，并可存取结构体或实体中所定义的信号；b.进程结构中的所有语句都是按顺序执行的c.为了启动进程，在进程结构中必须包含一个显式的敏感信号量表或者包含一个wait语句；d.进程之间的通信是通过信号量的传递来实现的6、 简述如何利用计数器精确控制时序。a.只要知道晶振频率f，即可知道周期T1/f；b.使用一个计数器，可以通过计数值n，精确知道当计数值为n时消耗的时间tnT；上例中以n为控制条件，可以控制其它信号在某时刻变高，某时刻变低，从而产生精确时序1、 VHDL语言程序的基本结构？实体、结构体、配置、包集合、库。2、 信号和变量的区别？信号用于作为电路中的信号连线，变量用于作为进程中局部数据存储单元；信号是全局量在整个结构体内的任何地方都可以使用，变量是局部量只能在进程、子程序内部定义和使用；信号代入语句采用“=”代入符，该语句即使被执行也不会使信号立即发生代入，变量的赋值符号为“:=”，在变量赋值语句中，语句一旦被执行，其值立即被赋予变量。3、 可编程逻辑器件的优点？集成度高，极大的减小电路的面积，降低功耗，提高可靠性；具有完善先进的开发工具，提供语言、图形等设计方法，十分灵活，通过仿真工具来验证设计的正确性；可以反复地擦除、编程，方便设计的修改和升级；灵活地定义管教功能，减轻设计工作量，缩短系统开发时间；保密性好。4、 函数与过程的异同？相同点：函数与过程都是子程序，主函数调用它们以后能将处理结果返回主程序；函数与过程中的语句都是顺序执行的。不同点：过程的参数可以是输入，也可以是输出，函数的参数都是输入参数；函数只有一个输出，只能通过函数体内的RETURN语句来实现，函数体内不能有信号赋值语句，而过程却可以有不止一个输出，而且是通过过程体内的信号赋值语句或者变量赋值语句来实现的；函数的调用只能通过表达式来实现，过程的调用则是通过过程调用语句来实现的。5、CPLD与FPGA的异同？FPGA采用SRAM进行功能配置，可重复编程，但系统掉电后，SRAM中的数据丢失。因此，需在FPGA外加EPROM，将配置数据写入其中，系统每次上电自动将数据引入SRAM中。CPLD器件一般采用EEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的保密。FPGA器件含有丰富的触发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则需要几个器件结合起来实现。CPLD的与或阵列结构，使其适于实现大规模的组合功能，但触发器资源相对较少。FPGA为细粒度结构，CPLD为粗粒度结构。FPGA内部有丰富连线资源，逻辑单元分块较小，芯片的利用率较高。CPLD的宏单元的与或阵列较大，通常不能完全被应用，且宏单元之间主要通过高速数据通道连接，其容量有限，限制了器件的灵活布线，因此CPLD利用率较FPGA器件低。FPGA为非连续式布线，CPLD为连续式布线。FPGA器件在每次编程时实现的逻辑功能一样，但走的路线不同，因此延时不易控制，要求开发软件允许工程师对关键的路线给予限制。CPLD每次布线路径一样，CPLD的连续式互连结构利用具有同样长度的一些金属线实现逻辑单元之间的互连。连续式互连结构消除了分段式互连结构在定时上的差异，并在逻辑单元之间提供快速且具有固定延时的通路。CPLD的延时较小。CPLD有多级加密位，具有较好的保密性,内部时间延迟固定、可预测，易消除冒险竞争。FPGA不同延时的内部连线混合使用，使传输延时不可预测7、实体端口模式？IN、OUT、INOUT、BUFFER8、进程语句的特点？它可以与其它进程并发运行，并可存取构造体或实体名中所定义的信号；进程结构中的语句都是按顺序执行的；为启动进程，在进程结构中必须包含一个显式的敏感信号量表或者包含一个WAIT语句；进程之间的通信通过信号量传递来实现的。1.如何用VHDL语句描述时钟的下降沿和上升沿。时钟上升沿if clkevent and clk=“1”then下降沿if clkevent and clk =“0” then2. 在VHDL中的IEEE标准中，预定义的标准是逻辑位数据STD-LOGIC与BIT有何区别。只有当端口说明为BIT时该端口的信号取值只能是二进制数“0”和“1”3VHDL的信号（SIGNAL）与变量（VARIABLE）有什么的区别。 Signal可以在实体构造体等高层次环境中说明，对整个设计实体全局有效 Variable 在进程子函数等低层次环境中说明，只在说明的区域中局部有效7.卫式BLOCK语句中的条件和PROCESS 语句中的敏感量的区别是什么（顺序），它们的执行过程如何？ Block块头主要用于信号的映射及参数的定义、process 并行执行进程语句8为层次式电路，各层次的功能模块在存盘时要注意什么问题？（在同一路径的文件夹内）10、现有一个两输入异或门，一个两输入与门，试画出半加器。S=AB 11硬件描述语言描述硬件电路的基本构成是什么？数字系统的结构，行为和功能；硬件描述语言设计数字；电路逻辑电路的过程和方法12解释端口方向说明，IN 、 OUT 、 INOUT 、 BUFFER和LINRAGE的含义？ In：输入型，信号从该端口进入实体；out：输出型，信号从实体内部经该端口输出； Inout：输入输出型，信号既可以从该端口输入也可以输出；Buffer：缓冲型，与out类似但在结构内部可作反馈；Linrage：无指定方向，与任何方向的信号连接13数据类型BIT与STD-LOGIC ，BIT_ VECTOR与STD_LOGIC_VECTOR其共同点与不同点是什么? Std-logic-vector：标准逻辑适量；Std-logic：标准逻辑位量； Bit：为数据类型取值只能是：“0”和“1”；Bit-vector：位矢量，数据类型1信号赋值语句在什么情况下作为并行语句？在什么情况下作顺序语句？信号赋值和变量赋值符号分别是什么？两种赋值符号有什么区别？ l 信号赋值语句在进程外作并行语句，并发执行，与语句所处的位置无关。信号赋值 语句在进程内或子程序内做顺序语句，按顺序执行，与语句所处的位置有关。 l 信号赋值符号为“=”变量赋值用“:=”。信号赋值符号用于信号赋值动作，不立 即生效。变量，赋值符号用于变量赋值动作，立即生效。 2进程的敏感信号表指的是什么？简述敏感信号表在进程中的作用？ l 进程的“敏感信号表”也称敏感表，是进程的激活条件，可由一个或多个信号 组成，各信号间以“，”号分隔。当敏感信号表中的任一个信号有事件发生，即发生任意变化，此时，进程被激活，进程中的语句将从上到下逐句执行一遍，当最后一条语句执行完毕之后，进程即进入等待挂起状态，直到下一次敏感表中的信号有事件发生，进程再次被激活，如此循环往复。 3什么是库、程序包、子程序、过程调用和函数调用？ l 库和程序包用来描述和保存元件、类型说明和子程序等，以便在其它设计中通过其 目录可查询、调用。子程序由过程和函数组成。在子程序调用过程中，过程能返回多个变量，函数只能返回一个变量。若子程序调用的是一个过程，就称为过程调用，若子程序调用的是一个函数，则称为函数调用。过程调用、函数调用都是子程序调用。 3.2 VHDL程序一般包括几个组成部分？每部分的作用是什么？（1）三个基本组成部分：库、程序包使用说明，实体描述和实体对应的结构体描述。（2）库、程序包使用说明：用于打开调用本设计实体将用到的库、程序包 实体描述：用于描述该设计实体与外界的接口信号说明 结构体描述：用于描述该设计实体内部的组成及内部工作的逻辑关系 结构体配置语句主要用于层次化的方式对特定的设计实体进行元件的例化，或是为实体选定某个特定的结构体3.3 VHDL语言中数据对象有几种？各种数据对象的作用范围如何？各种数据对象的实际物理含义是什么？（1）数据对象有三种：变量、常量、信号（2）常量的作用范围取决于其所定义的位置。若在程序包中定义，则可以用在调用该程序包的所有设计实体中。若定义在实体中，则可在这个实体的所有结构体中使用。若定义在结构体中，则只能用于该结构体。若定义在进程/子程序中，则只能用于该进程/子程序。 变量属于局部量，作用范围仅限于所定义的进程或子程序内部。 信号属于全局量，作用范围取决于其所定义的位置。若在程序包中定义，则可以用在调用该程序包的所有设计实体中。若定义在实体中，则可在这个实体的所有结构体中使用。若定义在结构体中，则只能用于该结构体。（3） 信号表示硬件中的连线，用于各并行语句模块之间的通信。变量一般用于存储局部/临时数据。常量表示电路中的恒定电平，可使代码中常数易于阅读和修改。3.4 什么叫标识符？VHDL的基本标识符是怎样规定的？（1）标识符用来定义常量、变量、信号、端口、子程序或者参数的名字。（2）VHDL的基本标识符就是以英文字母开头，不连续使用下划线，不以下划线结尾的，由26个英文大小写字母，数字0-9以及下划线组成的字符串。3.5 信号和变量在描述和使用时有哪些主要区别？（1）变量只能在进程或子程序内部定义，用于存储局部/临时数据。信号只能在进程或子程序的外部定义，表示硬件中的连线，用于各并行语句模块之间的通信。（2）信号用signal关键字定义，赋值符号为”=”。变量用variable关键字定义，赋值符号为”:=”（3）信号赋值，可以设定延时量，需要延时一段时间后才执行；变量赋值立即执行。3.6 VHDL语言中的标准数据类型有哪几类？用户可以自己定义的数据类型有哪几类？并简单介绍各数据类型。（1）标量型：属单元素最基本的数据类型，通常用于描述一个单值数据对象，它包括实数类型、整数类型、枚举类型和时间类型。 复合类型：可以由细小的数据类型复合而成，如可有标量复合而成。复合类型主要有数组型和记录型。 存取类型：为给定的数据类型的数据对象提供存取方式。 文件类型：用于提供多值存取类型。（2） 用户可自定义的数据类型：枚举类型、整数类型、数组类型、记录类型、时间类型、实数类型等3.7 BIT数据类型和STD_LOGIC数据类型有什么区别？BIT 数据类型只能取值0 或1，而STD_LOGIC 数据类型是BIT 数据类型的扩展，除了0 和 1 外，还包括7 种数据类型，分别是U,X,Z,W,L,H,_3.9 VHDL语言有哪几类操作符？在一个表达式中有多种操作符时应按怎样的准则进行运算？下列三个表达式是否等效： A=NOT B AND C OR D; A=(NOT B AND C) OR D; A=NOT B AND (C OR D).（1）主要有四种操作符 逻辑运算符，关系运算符，算术运算符，符号运算符此外还有重载运算符。（2）按照操作符的优先级高低进行运算（3）这三个表达式不等效。1式表达错误，对同一优先级的不同运算符应加上括号。2和3式的运算顺序不同。3.12 VHDL程序设计中的基本语句系列有几种？它们的特点如何？它们各使用在什么场所？它们各自包括些什么基本语句？答：（1）顺序语句与并行语句。（2）顺序语句的执行与它们的书写顺序基本一致（指仿真或逻辑上的顺序执行），但实际上硬件电路是并行工作的。顺序语句用在进程和子程序的内部。并行语句的执行与书写顺序无关，各语句是同时执行的，在执行过程中各并行语句之间可通过信号进行通信，同步运行；也可以互为独立、互不相关，异步运行。（3）顺序语句:变量/信号赋值语句，流程控制语句（if，case，loop，next，exit），等待语句，子程序调用语句，返回语句，空操作语句等。 并行语句：进程语句，块语句，信号赋值语句，元件例化语句，生成语句，子程序调用等语句。3.13 VHDL中信号赋值和变量赋值的有什么区别？其赋值符号是否异同？信号赋值延时更新数据，一般生成时序电路，用的是 = 变量赋值立即更新数据，一般生成组合电路，用的是:=（变量具有局部特征，它的有效性只局限于所定义的一个进程中，或一个子程序中，它是一个局部的、暂时性数据对象，对于它的赋值是立即发生的。信号具有全局特征，它不但可以作为一个设计实体内部各单元之间数据传送的载体，而且可通过信号与其他的实体进行通信，信号的赋值不是立即发生的，它发生在一个进程结束时。）3.22 什么叫进程语句？你是如何理解进程语句的并行性和顺序性的双重特性的？（1）进程实际上是顺序语句描述的一种进程过程，进程是用于描述事件的，process语句结构包含了一个代表实体中部分逻辑行为的独立的顺序语句描述的进程（2）一个结构体中可以有多个并行进程结构，而有一个进程内部结构却是由一系列顺序语句来构成的，即进程语句间是并行执行的进程的内部是顺序执行的（进程语句是一种描述硬件行为的语句，进程语句内部是由顺序语句构成的，内部执行时是顺 序性的，但进程语句属于并行语句，多个进程之间的执行并行运行。 ）3.23 进程的启动条件是什么？如果进程有两个基本点敏感变量，其中一个由“0”变“1”，等待一段时间以后再由“1”变“0”；而另一个只由“1”变“0”