基于FPGA的彩灯控制器设计.doc

摘要 本设计应用数字电子技术的逻辑器件设计电路原理图以及编写 VHDL 语言来 进行分析也编写，并在 QUATURS II 软件上实现编译，调试，波形仿真与分析， 以及下载到 FPGA 上运行,实现彩灯功能，并能自由控制彩灯循环点亮的快慢， 从而实现出现实中彩灯的原理。最终完成的是灯光装饰中的彩灯循环点亮，数 字计数以及频率调节等功能的设计。通过本实训，能够初步学会与理解 QUATURS II 软件与 FPGA 芯片的综合运用，还能有效地了解与实现现在生活中 用到的与看到的，更深入地了解理论与生活的联系，从而更能了解社会，寻求 发展方向。 利用控制电路可使彩灯按一定的规律不断的改变状态，不仅可以获得良好 的观赏效果，而且可以省电。 循环彩灯的电路很多，循环方式更是五花八门。通过程序调试及运行仿真， 结果表明，本程序可以完成：8 个灯的循环、8 个灯的可控制循环以及 8 个灯的 不同花样的循环。本设计对更高层次的电子自动循环彩灯设计具有一定的拓展 性。 关键词：VHDL；彩灯控制；QUATURS II 软件；FPGA 芯片 I 目 录 引引 言言.1 1 第一章第一章 功能及要求功能及要求.2 2 1.1 设计目的 .2 1.2 设计要求.2 第二章第二章 设计方案设计方案.2 2 2.1 PLC 技术电子彩灯自动循环设计 .2 2.2 EDA 的电子自动循环彩灯设计方案 .3 第三章第三章 EDAEDA 技术技术.4 4 31 EDA 的概念 .4 3.2 EDA 的发展历程.4 3.43.4 EDAEDA 技术的应用发展技术的应用发展.6 第四章第四章 VHDLVHDL 语言语言.7 7 41 VHDL 的结构 .7 411 实体 .7 412 结构体 .7 413 库 .8 4.24.2 VHDLVHDL 的基本语句的基本语句 .8 421 顺序语句 .9 422 并行语句.9 第五章第五章 自动循环彩灯的设计自动循环彩灯的设计.1212 第六章第六章 波形仿真、下载、测试波形仿真、下载、测试.1717 6.1 下载与测试 .17 6.2 仿真波形 .18 总总 结结.2323 致致 谢谢.2424 参考文献参考文献.2525 0 引 言 生活中小型的彩灯多为采用霓虹灯管做成各种各样和多种色彩的灯管，或 是以日光灯、白炽灯作为光源，另配大型广告语、宣传画来达到效果。这些灯 的控制设备多为数字电路。而在现代生活中，大型楼宇的轮廓装饰或大型晚会 的灯光布景，由于其变化多、功率大，数字电路则不能胜任。针对 EDA 日益得 到广泛应用的现状，本论文介绍彩灯控制中的应用，灯的亮灭、闪烁时间及流 动方向的控制均通过 EDA 来达到控制要求。 当今，随着 EDA 技术的发展及其应用的推进，EDA 已成为系统自动化、信 息化、远程化及智能化的重要支柱。因而，学习 EDA 不仅是自动化系统集成的 设计、使用与维修人员的迫切要求。可编程序控制器是微型计算机技术与继电 器常规控制技术结合的产物，是在顺序控制的基础上发毡起来的新型控制器。 下面将全面介绍 EDA，LED 和彩灯控制器设计的整个过程。 1 第一章 功能、要求及设计方案 11 设计目的 1.进一步掌握数字电路课程所学的理论知识。 2.了解数字系统设计的基本思想和方法，学会科学的分析和解问题，增强动手 和实践能力。 3.学习层次化设计步骤。 4.学习 EDA 设计的仿真的硬件测试方法。 1.2 设计要求 设计要求： 1实现 8 个彩灯可以自动循环； 2实现速度可以控制； 3达到不同的循环图案(2 种以上)； 4.多种花型可以自由变化，循环往返。 1.3 PLC 技术电子彩灯自动循环设计 可编程控制器是计算机技术与自动化控制技术相结合而开发的一种是用工 业环境的新型通用自动控制装置，是作为传统续电器的替换产品而出现的。随 着微电子技术和计算机技术的迅猛发展，可编程控制器更多地具有了计算机的 功能，不仅能实现逻辑控制，还具有了数据处理、通信、网络等功能。由于它 通过软件来改变控制过程，而且具体提及小、组装维护方便、编程简单、可靠 性高、抗干扰能力强等特点，已广泛应用于工业控制的各个领域，大大推进了 电机一体化的进程。 1.3.1 PLC 的特点 （1） 高可靠性 （2） 编程简单，使用方便（可采用梯形编程方式，与世界续电器控制电路非 常接近，一般电气工作者很容易接受） 2 （3） 环境要求低（使用于恶劣的工作环境） （4） 体积小，体重轻 （5） 扩充方便，组合灵活 1.4 EDA 的电子自动循环彩灯设计方案 EDA 技术使得设计者的工作仅限于利用软件的方式，即利用硬件描述语言和 EDA 软件来完成对系统硬件功能的实现。近几年来，硬件描述语言等设计数据 格式的逐步标准化，不同设计风格和应用的要求导致各具特色的 EDA 工具被集 成在同一个工作站上，从而使 EDA 框架日趋标准化。 VHDL 丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设 计系统的功能可行性，随时对设计进行仿真模拟。其行为描述能力和程序结构 决定了它具有支持大规模设计的分解和已有设计的在利用功能。 3 第二章 EDA 技术 2.1 EDA 的概念 EDA 是电子设计自动化 (E1echonics Des5p AMtoM60n)的缩写。由于 它是一门刚刚发展起来的新技术，涉及面广，内容丰富，理解各异，所以目 前尚无一个确切的定义。但从EDA 技术的几个主要方面的内容来看，可以 理解为： EDA 技术是以大规模可编程逻辑器件为设计载体，以硬件描述语言 为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发 软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的 方式设计电子系统到硬件系统的一门新技术。可以实现逻辑编译、逻辑化简、 逻辑分割、逻辑综合及优化，逻辑布局布线、逻辑仿真。完成对于特定目标 芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专 用集成芯片。 EDA 技术是伴随着计算机、集成电路、电子系统的设计发展起 来的，至今已有 30 多年的历程。大致可以分为三个发展阶段。 2.2 EDA 的发展历程 20 世纪 70 年代的 CAD(计算机辅助设计 )阶段：这一阶段的主要特征是 利用计算机辅助进行电路原理图编辑， PCB 布同布线，使得设计师从传统 高度重复繁杂的绘图劳动中解脱出来。 20 世纪 80 年代的 QtE(计算机辅助 工程设计 )阶段：这一阶段的主要特征是以逻辑摸拟、定时分析、故障仿真、 自动布局布线为核心，重点解决电路设计的功能检测等问题，使设计而能在 产品制作之前预知产品的功能与性能。 20 吐纪如年代是 EDA(电子设计自 动化)阶段：这一阶段的主要特征是以高级描述语言，系统级仿真和综合技 术为特点，采用 “自顶向下 ”的设计理念，将设计前期的许多高层次设计 由 EDA 工具来完成。 EDA 是电子技术设计自动化，也就是能够帮助人们设计 电子电路或系统的软件工具。该工具可以在电子产品的各个设计阶段发挥作 用，使设计更复杂的电路和系统成为可能。在原理图设计阶段，可以使用 EDA 中的仿真工具论证设计的正确性；在芯片设计阶段，可以使用EDA 中 的芯片设计工具设计制作芯片的版图：在电路板设计阶段，可以使用EDA 中电路板设计工具设计多层电路板。特别是支持硬件描述语言的EDA 工具 的出现，使复杂数字系统设计自动化成为可能，只要用硬件描述语言将数字 系统的行为描述正确，就可以进行该数字系统的芯片设计与制造。有专家认 4 为，21 世纪将是四 A 技术的高速发展期， EDA 技术将是对 21 世纪产生重 大影响的十大技术之一。 2.3 EDA 技术的基本特征 EDA 代表了当今电子设计技术的最新发展方向，利用EDA 工具，电子 设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计 算机完成，并可以将电子产品从电路设计、性能分析到设计出IC 版图或 PCB 版图的整个过程在汁算机上自动处理完成。设计者采用的设计方法是一 种高层次的 ”自顶向下 ”的全新设计方法，这种设汁方法首先从系统设计 人手，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、 纠错并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行驶 证。然后，用综合优化工具生成具体门电路的网络表，其对应的物理实现级 可以是印刷电路板或专用集成电路 (ASIC)。设计者的工作仅限于利用软件 的方式，即利用硬件描述语言和EDA 软件来完成对系统硬件功能的实现。 由于设计的主要仿真和调试过程是在高层次上完成的，这既有利于早期发现 结构设计上的错误，避免设计工作的浪费，又减少了逻辑功能仿真的工作量， 提高了设计的一次性成功率。 由于现代电子产品的复杂度和集成度的日益 提高，一般分离的中小规模集成电路组合已不能满足要求，电路设计逐步地 从中小规模芯片转为大规模、超大规模芯片，具有高速度、高集成度、低功 耗的可编程朋 IC 器件已蓬勃发展起来。在 EDA 技术中所用的大规模、超 大规模芯片被称为可编程 ASIC 芯片，这些可编程逻辑器件自70 年代以来， 经历了 CPm、IzPGA 、CPLD、FPGA 几个发展阶段，其中 CPm(复杂可编程 逻辑器件 )IzPGA(现场可编程逻辑器件 )肩高密度可编程逻辑器件，目前 集成度已高达 200 万门片以上，它将掩模 ASIC 集成度高的优点和可编 程逻辑器件设计生产方便的特点结合在一起，特别适合于样品研制或小批量 产品开发，使产品能以最快的速度上市，而当市场扩大时，它可以很容易地 转由掩模 ASIC 实现，因此开发风险也大为降低。可以说CPLE)FPGA 器 件，已成为现代高层次电子设计方法的实现裁体。 2.42.4 EDAEDA 技术的应用技术的应用发展发展 （1） CPLD/FPGA 系统：使用 EDA 技术开发 CPLD/FPGA，使自行开发的 CPLD/FPGA 作为电子系统、可控制系统、信息处理系统的主体。 （2） “CPLD/FPGA+MCU”系统：使用 EDA 技术与单片机相接结合，使自行开发 的 CPLD/FPGA+MCU 作为电子系统、控制系统、信息处理系统的主体。 （3） “CPLD/FPGA+专用 DPS 处理器”系统：将 EDA 技术与 DSP 专用处理器配 5 置合使用，使自行开发的“CPLD/FPGA+专用 DPS 处理器”构成一个数字信号处 理系统的整体。 （4） 基于 FPGA 实现的现代 DSP 系统：基于 SOPC（a System on a Programmable Chip）技术、EDA 技术与 FPGA 技术实现方式的现代 DSP 系统。 （5） 基于 FPGA 实现的 SOC 片商系统：使用超大规模的 FPFA 实现的内含 1 个 或数个嵌入式 CPU 或 DSP 能够实现复杂系统功能的单一芯片系统。 6 第三章 VHDL 语言 硬件描述语言是 EDA 技术的重要组成部分，VHDL 是电子设计的主流硬件描 述语言。VHDL（Very-lligh-speed Integrated Ciecuit Hardware Description Language） 。 31 VHDL 的结构 VHDL 主要是由实体，结构体、库、程序包和配置构成，其中实体和结构体 是必不可少的。 311 实体 用 VHDL 进行的设计，无论简单与复杂，都可看成是一个“元件” ，这个元 件可以是一个反相器，出可以是一个 CPU 乃至整个系统。VHDL 中的实体 （ENTITY）部分就是对这个元件和外部电路之间的接口进行描述，可以看成是 定义元件的引脚。 实体语句结构格式： ENTITY 实体名 IS GENERIC（类属表） ； PORT（端口表） ； END ENTITY 实体名； 实体语句以“ENTITY 实体名；”结束，实体名的具体取名由设计者自定， 但必须遵守 VHDL 标识符的有关规定。由于实体名实际上就是该设计电路的器件 名，因此实体名最好根据电路的功能来取。 312 结构体 实体语句可以看成是描述“元件”的引脚，而结构体则是描述元件内部的 结构和逻辑功能。 结构体的组成： 对数据类型、常数、信号、子程序及元件等元素的说明。 对实体逻辑功能的描述，包括各种形式的顺序描述语句和并行描述语句。 有元件例化语句对外部元件端口间的连接方式的说明。 7 结构体语句结构格式： ARCHITECTURE 结构体 OF 实体名 IS 说明语句 BEGIN 功能描述语句 END 结构体名； “实体名”必须是该结构体所对应的实体的名字，而“结构体名”可以由 设计者自己选择。 313 库 库实际是程序包的集合，程序中调用的是程序包中的内容，因此，在库语句中， 除了指明使用的库外，还要使用 USE 语句指明库中的程序包。 库的基本格式： LIBRARY 库名； USE 库名程序包名项目名； 库的种类： IEEE 库：是 VHDL 设计中最常用的库，其中包括符合 IEEE 标准的程序包 STD _LOGIC_1164，大部分数字系统设计都是以此程序包中设定的标准为基础的。 STD 库：是 VHDL 语言中的标准库。 WORK 库：是 VHDL 设计现行工作库，用于存放用户设计和定义的一些设计单 元和程序包，可以看成用户的临时仓库。 3.23.2 VHDLVHDL 的基本语句的基本语句 顺序语句（Sequential Statements）和并行语句（Concurrent Statements）是 VHDL 程序设计中的两类基本语句。 321 顺序语句 顺序语句只能在进程（Process）和子程序中使用，有 6 种顺序语句分别是 赋值语句，流程控制语句，等待语句，子程序调用语句，返回语句和空操作语 句。 8 （1）赋值语句：变量赋值语句和信号赋值语句的格式 变量赋值目标：=赋值源； 信号赋值目标=赋值源； （2）流程控制语句：是通过设置条件、判断条件是否成立来控制语句的执 行的。这类语句共有 5 种。 IF 语句、CASE 语句、LOOP 语句、NEXT 语句和 EXIT 语句 （3）WAIT 语句：在进程中，当执行到 WAIT 语句时，程序将被挂起，直到 设置的条件满足后再重新开始运行。WAIT 语句主要有 3 种形式 WAIT ON 信号表； WAIT UNTIL 条件表达式； WAIT FOR 时间表达式； 322 并行语句 VHDL 中的并行语句主要有以下 7 种： （1）块语句：是由一系列并行运行的语句构成的组合体，功能是将这些并行语 句组合成一个或多个子模块。 （2）进程语句：由顺序语句组成，可按规定的条件将外部信号或内部数据向其 它信号进行赋值。 （3）并行信号代入语句。 （4）条件信号赋值语句。 （5）选择信号赋值语句。 （6）元件例化语句 （7）生成语句：可以用来复制一组相同的设计单元。 1. 块语句的功能就是提供一种划分机制，它允许设计者将一个大的设计实体划 分成若干个功能模块。BLOCK 语句的格式如下: 块标号：BLOCK （保护表达式） 接口说明 类属说明 BEGIN 9 并行语句 END BLOCK 块标号； 2. 进程（PROCESS）语句是由顺序语句组成的程序结构，主要是由 3 个部分组 成，即进程说明部分、顺序语句描述部分和敏感信号表。其基本格式如下： 进程标号：PROCESS （敏感信号表） IS 进程说明部分 BEGIN 顺序语句 END PROCESS 进程标号； 3 子程序 VHDL 的子程序有过程（PROCEDURE）和函数（FUNCTION）两种形式，它们可以 在 VHDL 程序的 3 个不同位置进行定义，即可以在程序包、结构体或进程中定义， 只有在程序包中定义的子程序可以被其它程序调用。 4. 过程 定义过程（Procedure）的语句格式是： PROCEDURE 过程名（参数表） ； 过程首 PROCEDURE 过程名（参数表）IS 过程体 说明部分 BEGIN 顺序语句； END PROCEDURE 过程名； 过程语句由过程首和过程体两部分组成，其中过程首不是必需的，过程体可以 独立存在和使用。在进程或结构体中定义过程时不必定义过程首，而在程序包 中必须定义过程首。 5. 函数 定义函数的语句格式如下： FUNCTION 函数名 RETURN 数据类型 ; 函数首 FUNCTION 函数名 RETURN 数据类型 IS 函数体 10 说明部分 BEGIN 顺序语句； END FUNCTION 函数名； 函数是由函数首和函数体两部分组成，在进程或结构体中不必定义函数首，而 在程序包中必须定义函数首。函数的参数只能是输入值，可以是信号或常数。 6. 子程序重载 子程序重载指两个或多个子程序使用相同的名字，VHDL 允许设计者用一个名字 书写多个子程序，这些子程序的参数类型和返回值可以是不同的 3达到不同 的循环图案(2 种以上)； 11 第四章 自动循环彩灯的设计 本程序是为了控制 8 盏灯的速度和 8 盏灯不同的循环花样；其有 IEEE 库、程序 包、实体 zyz、结构体 one、配置。模块 loop1、loop2、loop3、loop4 其实现 的不同花样的设计；模块 loop5、loop6、loop7 其实现的是不同速度的设计； 模块 loop8、loop9 是对按键的设计。 Library ieee; -调用 IEEE 库 Use ieee.std_logic_1164.all; -使用 1164 这个程序包 Use ieee.std_logic_unsigned.all; -使用 unsigned 这个程序包 Entity zyz is -实体说明 Port(clk:in std_logic; -脉冲 K1,k2:in std_logic; -速度控制按键 k4,k3:in std_logic; -花样控制按键 clk4:buffer std_logic; -另一个脉冲 Q:out std_logic_vector(7 downto 0); -8 盏灯 End ; Architecture one of zyz is -结构体说明 Signal a1,a2,a3,a4:std_logic_vector(2 downto 0);-定义信号 Signal k1k2:std_logic_vector(1 downto 0); -同上 Signal k3k4:std_logic_vector(1 downto 0); -同上 Signal f0,f1,f2:std_logic_vector(7 downto 0); -同上 Signal q1:std_logic_vector(7 downto 0); -同上 Signal q2:std_logic_vector(7 downto 0); -同上 Signal q3:std_logic_vector(7 downto 0); -同上 12 Signal q4:std_logic_vector(7 downto 0); -同上 Signal clk0:std_logic; -同上 Signal clk1:std_logic; -同上 Signal clk2:std_logic; -同上 Begin K1k2=k1 K3k4=k3 If a1=111 then a1q4q4q4q4q4q4q4q4null; End case; End process; Loop2:Process(clk4) -同 loop1 功能一样实现一种循环花样 13 begin If clk4event and clk4=1 then A2=a2+1; If a2=111 then a2q1q1q1q1q1q1q1q1null; End case; End process; Loop3:Process(clk4) -同 loop1 一样实现一种循环花样 begin If clk4event and clk4=1 then A3=a3+1; If a3=111 then a3q2q2q2q2q2q2q2q2null; End case; End process; Loop4:Process(clk4) -同 loop1 一样实现一种循环花样 begin If clk4event and clk4=1 then A4=a4+1; If a4=111 then a4q3q3q3q3q3q3q3q3null; 15 End case; End process; Loop5:Process(clk) -利用分频来改变其速度的快慢，这里是基 准频率为 1HZ，分频后变为 0.05HZ Begin If clkevent and clk=1then f0=f0+1; If f0=1010then Clk0= not clk0; End if; end if; end process; loop6:Process(clk) -同 loop5 利用分频来改变其速度的快慢，这里是基 准频率为 1HZ，分频后变为 0.025HZ Begin If clkevent and clk=1then f1=f1+1; If f1=10100then Clk1= not clk1; End if; end if; end process; loop7:Process(clk) -同 loop5 利用分频来改变其速度的快慢，这 里是基准频率为 1HZ，分频后变为 0.0167HZ Begin If clkevent and clk=1then f2=f2+1; 16 If f2=11110then Clk2clk4clk4clk4clk4qqqq=q3; -当 k3k4=11 时 q 为 q3 End case; End process; End ; 17 第六章 波形仿真、下载、测试 6.1 下载与测试 下载时候的引脚锁定如 6-1 图所示 图 6-1 通过实验箱上的测试，确定了电子自动循环彩灯能实现所有的功能。 6.2 仿真波形 通过波形仿真可以直接的看出其实现的功能，其功能如下： （1） 其速度的改变可以通过仿真结果图 6-2、6-6、6-10、6-14 频率分别为 1HZ、0.05HZ、0.025HZ、0.0167HZ 可以明显的看出其速度的改变是越来越慢等 等。 （2） 其花样的变化可以通过仿真结果图 6-2、6-3、6-4、6-5 花样分别为 Q4、Q1、Q2、Q3 可以明显的看出其花样的改变是不同花样的等等。 0-低电平 1-高电平 （1） 当 K1K2K3K4=0000 时，仿真结果如图 6-2 所示。 18 图 6-2 （2） 当 K1K2K3K4=0001 时，仿真结果如图 6-3 所示。 图 6-3 （3） 当 K1K2K3K4=0010 时，仿真结果如图 6-4 所示。 图 6-4 （4） 当 K1K2K3K4=0011 时，仿真结果如图 6-5 所示。 图 6-5 （5） 当 K1K2K3K4=0100 时，仿真结果如图 6-6 所示。 19 图 6-6 （6） 当 K1K2K3K4=0101 时，仿真结果如图 6-7 所示。 图 6-7 （7） 当 K1K2K3K4=0110 时，仿真结果如图 6-8 所示。 图 6-8 （8） 当 K1K2K3K4=0111 时，仿真结果如图 6-9 所示。 图 6-9 （9） 当 K1K2K3K4=1000 时，仿真结果如图 6-10 所示。 20 图 6-10 （10） 当 K1K2K3K4=1001 时，仿真结果如图 6-11 所示。 图 6-11 （11） 当 K1K2K3K4=1010 时，仿真结果如图 6-12 所示。 图 6-12 （12） 当 K1K2K3K4=1011 时，仿真结果如图 6-13 所示。 图 6-13 （13） 当 K1K2K3K4=1100 时，仿真结果如图 6-14 所示。 21 图 6-14 （14） 当 K1K2K3K4=1101 时，仿真结果如图 6-15 所示。 图 6-15 （15） 当 K1K2K3K4=1110