微机原理复习题.doc

微机原理与应用总复习一、 基本概念1、 数与字符的表示和编码：机器数、数的真值补码、利用变形补码判别带符号数加减法运算时的溢出。数码化了的带符号数（数在机器中的表示形式）称为机器数，数本身的实际值叫真值补码：正数的补码与其原码相同。负数的补码：符号位不变，数字位取反后、在最低位加1，也即反码+1。变形补码只有两个同符号数相加，才可能产生溢出最高数值位向符号位有进位，而符号位无进位时产生溢出最高数值位向符号位无进位，而符号位有进位时产生溢出即两个位（最高数值位、符号位）仅当一个有进位，才产生溢出。所以，可以利用双进位标志判断是否产生溢出。这种双符号位补码，即为变形补码。CS = CS1,则结果正确CS CS1,则结果溢出CSC6向C7进位 CS1C7向C8进位2、 BCD码及其调整：两类BCD码；为什么要进行十进制调整？怎样调整？BCD码用4位二进制代码表示一位十进制数，即二进制编码的十进制数。最常用的是8421 BCD码（标准BCD码）。两类BCD码：组合（压缩）的BCD码：1个字节表示2个BCD码。非组合（非压缩）的BCD码：1个字节只用低4位表示 BCD码，高4位为0。为什么要进行调整：BCD逢十进一，计算机逢十六进一，进位时丢失6或该进位时没有进位怎样调整：结果大于9或低四位向高四位有进位（AF=1）时进行加6调整3、 微机的基本组成（1）组成框图（2）总线结构：什么是总线？采用总线的好处（规整，易扩展）。总线的类别。总线是构成计算机系统的骨架，是多个系统功能部件之间进行数据传送的公共通路采用总线的好处：1.各部件可通过总线交换信息，相互之间不比直接连线，减少了传输线的根数，从而提高了微机的可能性2.在扩展计算机功能时，只须把要扩展的部件接到总线上即可，十分方便总线的类别：数据总线（双向）、地址总线（单向 CPU主存/接口）、控制总线（单向/双向）（3）微处理器的基本结构和工作原理（4）存储器： 存储器一般结构：三级存储结构 高速缓存、主存储器、辅助存储器 堆栈及堆栈指针：注意地址的生长方向及SP的变化、存取过程与指令队列的区别？。地址向小的方向生长，堆栈操作均为字操作，SP始终指向实栈顶入栈：sp-2后将16位信息送入；出栈：取出sp所指向的信息（16位）后sp+2堆栈先进后出,指令队列先进先出堆栈深度最大64KB 高速缓存（Cache）的作用:Cache 能很好地解决CPU与主存之间的速度匹配问题。（5）I/O接口的作用:连接主机与外部设备，协调CPU与外设间的速度差异、信息格式转换以及时序匹配等问题。二、 80X86微处理器1、 编程结构（1）执行部件EU和总线接口部件BIU 基本组成:EU基本组成：四个数据寄存器：AX，BX，CX，DX:存放数据或地址 隐含用途：AX 累加器；BX 基址/变址； CX 计数器；DX 字乘/除和 I/O的间址。四个地址寄存器：BP，SP，SI，DI:存放不同寻址方式下的地址偏移量，也可作16位通用寄存器标志寄存器FR（PSW）:存放ALU运算结果特征算术逻辑单元ALU:算术逻辑运算 内部控制逻辑电路（EU）:从指令队列取指令、译码、产生控制信号BIU组成：四个段寄存器：CS，DS，SS，ES：存放段地址，与偏移地址配合，寻址1MB空间地址加法器：将16位逻辑地址变换成20位物理地址指令队列：预放指令代码：6字节/8086；4字节/8088(按先进先出的方式工作)指令指针寄存器IP：存放下一条要执行指令的地址总线控制逻辑：发出总线控制信号，控制CPU与外部数据的交换（包括16条数据总线和20条地址总线以及若干条控制总线） 各自的作用：EU从指令队列中取出指令、分析指令、执行指令对操作数进行算术和逻辑运算，并将运算结果的特征状态放在标志寄存器中当需要与主存或I/O端口传送数据时，EU向BIU发出命令，并提供要访问的内存地址或I/O端口地址以及传送的数据BIU负责与存储器及I/O端口的数据传输：取指令（到指令队列）、指令排队、读/写操作数、地址转换（16位逻辑地址20物理地址）、总线控制。 工作过程（动作管理）（2）寄存器结构：IP、CS与程序走向的关系（段内转移，段间转移）每当执行一次取指令操作，IP自动+1，指向下一条要取的指令在现行代码段中的偏移地址，取一个字后ip+2（3）存储器和I/O组织 8086/8088对存储器管理为什么采用分段的办法？分段使16位寄存器结构可形成20位物理地址空间。好处：减少指令的长度，提高指令运行的速度；为持续的浮动装配创造了条件 存储器：理解物理地址和逻辑地址（段基址:偏移地址）的概念及逻辑地址物理地址的转换。会算：（1）已知起始逻辑地址和数据区长度，求末单元物理地址。（2）已知物理地址和段基址，求偏移地址。（3）已知始末地址，求存储器芯片容量。指令地址：CS16+IP堆栈操作地址：SS16+SP操作数地址：DS(ES)16+偏移地址 （其中的偏移地址取决于指令的寻址方式） 1MB内存空间按字节排列，分成若干个段。每个段由16位的寄存器寻址，每段长64KB（偏移量是16位，216B）。最多可有64K（段地址是16位，216）个段地址，任意相邻两个段地址最小相距16字节单元（这意味着最小段为16字节）因为有重叠，对每个20位的物理地址，偏移量和段地址是不唯一的。 1MB存储器由2个512KB存储体组成，一个全为偶地址，连接数据总线低8位，称为低位库，由A0选中；另一个全为奇地址，连接数据总线高8位，称为高位库，由BHE选中。 规则字与非规则字的区别。字的地址为偶地址规则字 字的地址为奇地址非规则字字的地址是地位字节的地址，奇地址单元为高位字节块，偶地址单元为低位字节块，一个字符合这一规则为规则字，反之为非规则字 I/O端口独立编址，专用指令访问，两个相邻的8位端口可组成一个16位端口。（4）总线周期和时钟周期一个时钟脉冲时间称为一个时钟周期，时钟周期由计算机的总频决定CPU从存储器或外设存或取一个字节或字所需要的时间称为总线周期，一个基本的总线周期有4个时钟周期组成2、 8086的引脚特性：复用特性、BHE与A0合对存储器的字/字节操作、RESET信号的作用：RESET后内部寄存器的状态。复用引脚分为按时序复用和按模式复用BHE与A0均为低电平有效0 0 从偶地址读写一个字（规则） 只需要1个总线周期 顺序从偶地址取低8位，从奇地址取高8位0 1 从偶地址读写一个字节1 0 从奇地址读写一个字节1 0 从奇地址读写一个字（非规则）需要两个总线周期：第一个总线周期从0 1 奇地址取低8位，第二个周期从偶地址取高8位复位后，CS被初始化为FFFFH， IP被初始化为0000H，执行第一条指令的地址为FFFF0H3、 8086的工作模式：完全由硬件决定：MN / MX最小模式系统中只有一个CPU，所有的总线控制信号均由CPU直接产生。最大模式系统中有一个或多个协处理器协助CPU工作，系统的总线控制信号由总线控制器产生。4、 8086的操作和时序：能看懂CPU的主要操作时序图（最小模式下总线读/写操作）：各信号出现的先后和作用。三、 从80386到Pentium 41、 *了解80386到Pentium 4技术上的改进和特点。2、 什么是80386的实地址方式、保护的虚地址方式以及虚拟8086方式。（1）实地址方式：寻址方式、存储器管理、中断处理与8086一样。实地址方式下，80386寻址与16位处理器相同。但80386可以处理32位数据，新增加的两个段寄存器 FS和GS在实地址方式下也能使用。（2）保护的虚地址方式：通过描述符的数据结构实现对内存的访问，支持存储器分段和分页管理空间，可寻址232 =4GB内存空间/64TB虚拟地址空间。段长度：带选页功能为232 =4G；不带选页功能为220 =1M。所以每个页的大小为212 。物理地址空间的形成：通过描述符的数据结构，由段选择字和虚地址指示器指定的偏移地址相加得到32位线性地址。若仅采用段式管理，该线性地址就为物理地址。若采用段页式管理，则页管理部件再将32位线性地址转换成32位物理地址。（3）虚拟8086方式：80386被模拟成多个8086并行工作，但可用分页功能，使每个任务的1M空间处于4G物理空间的任何地方。3、 理解虚拟存储器、段描述符、段描述表。（1）物理存储器是CPU可以直接访问的存储器。（2）虚拟存储器是程序可以占有的空间，由外存的支持实现（外存模拟内存），其大小由CPU的体系结构决定。4、 4GB物理地址空间（232）；64TB虚拟存储空间（2132232 =246）。四、 寻址方式与指令系统1、 操作数类型立即数、寄存器操作数（存放在寄存器中的操作数，用寄存器名表示）、存储器操作数（存放在存储器中的操作数，用存储器地址表示）2、 寻址方式直接寻址方式默认的段寄存器是DS。要用其他段寄存器作为操作数的段地址，则必须用段跨越前缀指出段寄存器名，格式为 段寄存器名：地址表达式（或数字表达式），表达式可用【】括起来，也可以不用。寄存器寻址只涉及到基址寄存器BX、BP和变址寄存器SI、DI（1）基址寄存器与变址寄存器有固定搭配。寄存器间接寻址：存储单元有效地址被放在基址寄存器BX、BP、变址寄存器SI、DI中。指定的寄存器是BX、SI、DI时，操作数默认在DS段；指定的寄存器是BP时，操作数默认在SS段。允许指定短跨越前缀。（2）串寻址中，源串用SI作变址，在DS段；目的串用DI作变址，在ES段。若源串或目的串在寄存器，则字操作在AX中，字节操作在AL中。对于单操作数指令，隐含的操作数在AX或AL中。CPU在执行字符串操作指令后，SI或DI会自动地修改，修改方向受DF控制。DF=1时SI、DI按递减方式修正，DF=0时SI、DI按递增方式修正。DF的设置：CLD可使DF=0，STD可使DF=1。重复前缀指令：重复次数由CX的值决定，每重复一次，CX自减1（3）端口寻址：直接端口寻址（8位），间接端口寻址（16位），必须通过DX。3、 熟练掌握基本指令，注意关于操作数的规则。MOV指令： 两个存储单元之间不能直接传送数据，必须有一个是寄存器或立即数。 两个段寄存器之间不能直接传送数据。 立即数只能作为源操作数，但不能直接传送到段寄存器。 CS 和 IP 不能作为目的操作数。 目的和源操作数类型与长度必须一致。入栈出栈： 堆栈操作均为字操作。 CS可以入栈，但不能弹出一个数据到CS。 一般情况下，入栈和出栈指令应配对使用，以保证堆栈数据不会紊乱。地址传送指令：有效地址传送指令LEA把源操作数的偏移量送入16位的通用寄存器中。取地址指针指令LDS（和LES）把源操作数的前两个字节作为偏移量送到16位的通用寄存器中，把后两个字节作为段地址送到DS（和ES中）。标志寄存器传送指令：读取标志指令LAHF将FLAGS低八位送入AH中设置标志寄存器指令SAHF将AH中的内容送入FLAGS的低八位中，不影响高八位包含的标志位以上两条指令只针对标志寄存器的低八位，包含5个标志位标志寄存器的进栈指令PUSHF将标志寄存器（16位）推入当前堆栈顶部标志寄存器的出栈指令POPF将当前栈顶所指的两个字节送入标志寄存器中，指令执行后，标志寄存器的状态取决于原先栈顶的内容以上两条指令针对标志寄存器所有位，包含9个标志位交换指令 XCHG（实现CPU内部寄存器之间，寄存器与内存单元之间的数据（字节或字）交换） 内存单元之间不能直接交换。 段寄存器和立即数不能作为操作数。输入输出指令：IN、OUTIN：将指定端口的数据（字节/字）传送到AL或AXOUT：将AL或AX的数据（字节/字）传送到指定端口乘法运算指令：只提供一个源操作数，可以使除立即数外的任何寻之方式，另一操作数隐含为累加器AL或AX。两个8位数相乘结果存于AX中，两个16位操作数相乘，结果低16位存在AX中，高16为存在DX中。除法运算指令：源操作数8位，目的操作数为AX，商在AL，余数在AH源操作数16位，目的操作数为DX、AX，商在AX，余数在DX被除数必须为除数的双倍字长符号扩展指令：对于无符号数，直接将AH或DX清零，对于有符号数，经扩展数的大小不变，仅将符号位扩展 CBW字节扩展指令 CWD字扩展指令逻辑运算指令：与、或、异或、测试 源操作数可以是立即数、寄存器和存储器，目的操作数可以是寄存器和存储器非NOT是单操作数指令，操作数不能是立即数移位指令：如果移位后，最高位发生了变化，则OF=1，否则OF=0条件转移指令和循环控制指令都是具有SHORT属性的段内相对转移循环控制指令对CX寄存器的修改不影响ZF子程序调用：段内调用只将IP压栈，段间调用将CS和IP压栈4、 掌握基本的DOS系统功能调用：入口参数、出口参数、功能号、中断号。 格式 MOV AH，功能号INT 21H 单字符输入（1）带回显7、8不带回显）没有入口参数，单字符输出（2）没有出口参数，字符串输出（9）没有出口参数，入口参数是DS和DX，字符串输入（0AH）入口参数是DS:DX和【DS:DX】，出口参数是【DS:DX+1】和【DS:DX+2】，返回操作系统（4CH）入口参数AL=返回码5、 返回DOS的方法及程序框架，为什么？RET指令和 4CH号功能调用五、 汇编语言程序设计1、 汇编语言程序结构。一般一个完整的源程序由三个程序段组成，即代码段、数据段和堆栈段。NAME1SEGMENT 语句NAME1ENDSNAME2SEGMENT 语句NAME2ENDS END 注：标号为程序执行的起始地址2、 什么是指令语句、伪指令语句、宏指令语句？指令语句与伪指令语句的区别。宏指令语句与子程序在应用上的区别。指令语句：与机器指令一一对应，在程序运行期间由机器执行伪指令语句：在汇编程序汇编源程序期间由汇编程序处理，本身并不产生机器码，仅仅是告诉汇编程序如何对源程序进行正确的汇编宏指令语句：由编程者根据宏指令定义规则，将一组指令或伪指令集中定义为一条称为“宏大（Macro）”的指令。伪指令语句与指令性语句的区别 汇编时，伪指令语句不产生目标代码，指令语句必产生相应的目标代码。 伪指令语句对应的伪操作是在汇编过程中完成的，而指令语句对应的操作是在运行程序时执行到指令时完成。 语句形式上的差别：伪指令语句名字后不能有“:”，指令语句标号后有“:”。子程序与宏指令的比较：子程序：优点：节省存储空间，及程序设计所占的时间提供模块化程序设计的条件，便于程序的调试及修改等缺点：为转子、返回、保存和恢复寄存器以及参数的传送等都要增加程序的开销。 这些操作所消耗的时间及它的所占的存储空间，都是为了取得子程序结构使程序模块化的优点而增加的额外开销。 因此，在子程序本身较短或是需要传送的参量较多的情况下使用宏汇编就更加有利。宏是源程序中一段有独立功能的程序代码。它只需在源程序中定义一次，就可以多次调用它，调用时，只需要用一个宏指令语句就可以了。每调用一次就把宏定义体展开一次，因而它占有的存储空间与调用次数有关。3、 标号和变量的属性：段、偏移量、类型。段属性：段地址 该属性定义了标号和变量的段起始地址。偏移属性：偏移量（地址） 该属性表示标号和变量相距段起始地址的字节数，为一个16位无符号数。类型属性：对标号，该属性用于指出标号是在本段内引用还是在其它段引用：NEAR、FAR。对变量，该属性说明变量的长度：BYTE、WORD、DWORD。4、 会使用一些常用的运算符：SEG、OFFSET、PTRSEG返回变量或标号的段地址OFFSET返回变量或标号在段内的地址偏移量PTR合成运算符也称修改属性运算符，PTR的格式：类型PTR表达式类型可以是BYTE WORD DWORD NEAR FAR,表达式是被修改的变量或标号注意：PTR本身并不分配存储器, 只是用来给已分配的存储地址赋予另一种属性, 使该地址具有另一种类型。 即由 PTR生成的新地址操作数与原来的变量（或标号）指示的是同一存储单元（具有相同的段基址与偏移量），仅类型不同而已。 有时汇编程序分不清所传送的数据是存入字节单元还是字单元，此时必须用PTR来说明属性。5、 常用的伪指令：DB/DW、EQU、ORG、SEGMENT/ENDS、ASSUME、PROC/ENDP。DB/DW ：变量名 DB/ DW/ n DUP (表达式, 表达式, )功能：为若干重复数据（重复次数为n）分配存储单元，并赋给相应的变量名。DUP为重复数据定义操作符，其操作可以嵌套。例如：A1 DB 3 DUP (0, 2 DUP (1,2), 3) 表达式为“？”，实际上是预留一存储空间。 表达式为字符串，两边需用单引号。 超过两个字符的字符串只能用DB操作。区别:A1 DB AB ；存入41H,42H 按顺序先A后BA2 DW AB ；存入42H,41H AB为整体，B在低位先存，A在高位后存A3 DD AB ；存入42H,41H,00H,00HA3 DW AB；存入变量AB的偏移地址EQU:功能：把指令右边的数值或表达式等价地赋予它左边的符号，可用来给变量、标号、常数、指令、表达式等定义一个符号名。“EQU”与“=”的区别：两者功能类似，但由EQU定义的符号，在同一原程序中不可被再次定义，而 “ =” 可重复定义，但以最后一次定义为准。ORG:移动地址指针伪指令功能：把位置计数器的值设置成表达式的值，指定ORG下一条语句的地址。 汇编程序对源程序汇编的过程中, 使用位置计数器来保存当前正在汇编的指令的地址。位置计数器的当前值用来$表示, 汇编语言允许用户直接用$来引用当前位置计数器的值。 ORG $+5 表示地址指针从当前地址跳过5个字节 SEGMENT/ENDS：段定义伪指令格式：段名 SEGMENT段名 ENDS段名必须有，由它来确定该逻辑段在存储器中的首地址ASSUME：格式：ASSUME 段寄存器名:段名, 段寄存器名:段名, 段寄存器名可以是CS、DS、ES、SS，段名已由SEGMENT定义。ASSUME指定各逻辑段使用哪个段寄存器，并且由汇编程序自动将代码段段基址置入CS寄存器，但并没有给其它段寄存器装入段地址。所以在代码段的开始要有一段初始化程序完成对DS、ES、SS寄存器段基址的赋值，一般用MOV指令。若只有ASSUME伪指令而不给段寄存器赋值，那么汇编程序只知道某一标号或变量属于哪一段，但不知道偏移量（因段首址没有）。反之，赋了值，但没有用ASSUME指定各段使用的寄存器，那么汇编程序将不知道某一标号或变量属于哪一段。PROC/ENDP：过程（子程序）由CALL指令调用，过程名是过程的标识符也是过程的入口地址，它具有段属性和偏移属性。过程名是由用户定义的合法的名字。格式：过程名 PROC NEAR/FAR RET n 过程体 过程名 ENDP过程内部至少有一条RET指令，它可在过程体中任何位置，但必须是过程执行的最后一条语句。NEAR过程被本代码段调用。FAR过程可由段间程序调用。6、 *会用宏指令：定义、调用。7、 汇编语言程序设计：分支程序、循环程序、子程序。主程序和子程序之间参数传递的方法存储器、寄存器、堆栈、地址表*。子程序中使用RET n指令起什么作用？RET n是带偏移量的返回指令，断点返回后，能使SP再加上这个偏移量。如果主程序在调用子程序时，需要给子程序传递一些参数，则可在转子前将这些参数压栈，子程序返回后，这些参数不再有用，这时使用带偏移量的返回指令，可使SP指向参数入栈前的单元。六、 半导体存储器1、 RAM、ROM的种类和特点。RAM分为静态随即存储器SRAM和动态随机存储器DRAM特点是存储器的任何一个单元的内容都可以随即存取，而且存取时间与存储单元的物理位置无关。 SRAM：存取速度快、功耗大、价高、集成度低。 DRAM：存取速度慢、功耗小、价低、集成度高。ROM分为掩膜ROM、PROM、EPROM、EEPROM。只能对其储存的内容读出，而不能随意写入新的信息。2、 掩膜ROM、PROM、EPROM的原理。掩膜ROM：内容在芯片制造过程中固化。 PROM：内容只能写一次。 EPROM：内容可多次改写，紫外线擦除。 E2PROM：电擦除的EPROM。3、 SRAM、DRAM存储信息的原理。为什么DRAM需要刷新？ SRAM 和DRAM是利用电容存储电荷的原理保存信息的。为防止电容逐渐放电使信息丢失，DRAM需要在预定的时间内不断进行刷新。4、 会用线选法、全译码法和部分译码法组成存储系统，或给定外部译码电路和存储器系统硬件连接图，求各芯片的地址范围（地址线位数与存储器容量的关系）。CPU与存储器相连时，将低位地址线连到存储器所有芯片的地址线上，实现片内选址。高位地址线单独选用（线选法）或经过译码器（部分译码或全译码）译码输出控制芯片的片选端，实现芯片间寻址。连接时要注意地址分布及重叠区。线选法A10作片选：ROM 0000H03FFH，RAM 0400H07FFH。A11作片选：ROM 0000H03FFH，RAM 0800H0BFFH。当A11作为片选信号时，A10一定为0？高位地址有重叠。全译码法对全部地址总线进行译码例：采用全译码方式设计一个 12K 字节的存储器系统，低8KB为 EPROM，高 4KB为 RAM，地址范围：0000H 2FFFH。1)低8KB EPROM，选用两片4K8的2732A；2)高4KB RAM，选用两片2K8位的6116；3)CPU的A0A11（212=4K）与2732A连， A0A10（211=2K）与6116 连；4)译码器选用74LS138，其地址输入A、B、C分别与A12、A13、A14相连；5)各芯片地址分配：0000H 0FFFH 4K 2732A1000H 1FFFH 4K 2732A2000H 27FFH 2K 6116数值对应Y的标号2800H 2FFFH 2K 6116部分译码法若将高位地址线中的某几位经过译码后作为片选控制，则称为部分译码选择法。它是线选法和全译码法的混合方式。由于高位地址没有全部参与译码片选，地址仍有重叠区。5、 三级存储系统结构。构成主存及cache的存储器类型，为什么？高速缓存SRAM 内存DRAM 虚拟内存磁盘SRAM速度快成本高磁盘速度慢容量大价格低DRAM速度较快，成本较低6、 *五种内存的概念及相互之间的关系。注意1M内存条与它们在系统中地址范围的不同。七、 接口的基本概念1、 为什么要用接口？接口应具备的功能。CPU与外设间信息交换存在问题1. 速度不匹配 CPU：高速。 外设：低速且速度差异很大。2. 信号电平不匹配 CPU：TTL电平。 外设：复杂的机电设备，一般不能用TTL电平驱动。3. 信号格式不匹配 CPU：8/16/32位并行数据。 外设：不同的外设，信号格式各不相同。可以是模拟量、数字量或开关量；也可以是串行数据或并行数据。4. 时序不匹配各种外设都有自己的定时和控制逻辑，与计算机CPU时序不一致。 接口应具备的功能1. 数据缓冲 设置“数据口”，解决CPU 高速与外设相对低速的矛盾，并为主机与外设的批量数据传输创造条件。2. 接收与执行CPU命令及与外设同步设置“命令口”，对CPU 发出的代码形式的控制命令识别、分析并执行。设置时序控制电路，以握手联络信号来保证主机和外部 I/O 操作实现同步。3. 信号转换 CPU与外设之间信号在逻辑关系上的转换、数据格式的转换（串 并）以及电平匹配等。4. 端口寻址 设置地址译码电路对外设端口寻址。5. 中断管理 设置中断控制器，处理有关中断事务（中断请求、中断优先权排队等）。6. 可编程改变接口工作方式*使用可编程芯片实现。使用户在不改动硬件的条件下，只修改驱动程序就可改变接口的工作方式。2、 接口电路的组成。端口的概念（接口电路中的寄存器和它们的控制逻辑，能被CPU访问）。接口电路设置：地址译码器、数据缓冲器、命令寄存器、状态寄存器、简单的控制逻辑、有些还设置中断控制逻辑或DMA控制逻辑CPU与外设进行数据传输时，各类信息在接口中进入不同的寄存器，一般这些寄存器称为I/O端口，每个端口有一个端口地址。端口分为三类：数据、状态、控制端口。3、 缓冲器和锁存器的作用。4、 I/O传送方式（查询、中断、DMA）及各自的优缺点和应用场合。 查询方式: 特点：硬件接口简单，CPU 效率低。 使用场合：外设操作时间未知或与 CPU速度不一致、时序不匹配，但对 CPU 效率无特别要求，如 CPU 只为一台外设服务。 中断方式: 特点：外设具有申请CPU服务的主动权， CPU效率高。 使用场合：CPU任务较忙，但对传送速度要求不高，尤其适合实时控制及紧急事件的处理。 DMA方式 特点：传送数据不通过CPU，速度快；但接口电路复杂，硬件开销大。 使用场合：高速 I/O 设备系统或成批数据交换（如磁盘与内存的数据交换）。八、 中断和中断控制器8259A1、 什么叫中断源？8086/8088CPU的中断源。能够引发中断的事件被称为中断源。8086可以识别和处理256个中断源，每个都有唯一的中断类型码与之对应。中断分为两类：硬件（外部）中断和软件（内部）中断。2、 中断优先级的管理方法：软件查询、菊花链、专用芯片管理。3、 中断的一般处理过程，CPU响应中断的条件。中断的一般处理过程：中断申请、响应、处理、返回CPU响应中断要有三个条件： 外设提出中断申请； 本中断位未被屏蔽； 中断允许（可用指令STI开中断）IF=1。4、 可屏蔽中断的处理过程：中断请求、中断响应、执行中断服务程序、中断返回。5、 中断类型号、中断向量、中断向量表及相互关系。中断类型号是中断源的唯一标识。中断向量是用来提供中断入口地址的地址指针。中断向量表是按中断向量号的顺序存放中断入口地址的存储区。中断入口地址需占用四个字节，256个中断源需占用256*4=1K的地址空间，8086在内存的最低端开辟了1K字节的存储区作为中断向量表。中断类型号为n的中断向量为0000：4*n，对应的中断入口地址存放在起始地址为0000：4*n的连续四个字节的地址空间中，前两个字节存放偏移量（IP），后两个字节存放段基址(CS)。6、 8259A的工作原理：IRR、PR、ISR、IMR的作用。中断请求寄存器 IRR8位锁存寄存器，用于存放请求服务的中断源，即使对应位置“1”（ IRi1），直到IRi 得到响应，对应位复位。中断服务寄存器 ISR8位寄存器，用于存放当前正在处理的中断级，即使对应位置“1”。中断嵌套时，可能多个位置“1”。中断屏蔽寄存器 IMR8位寄存器，可对IRR起屏蔽作用，由软件设置屏蔽位。某位置 “1”，对应 IRi 禁止产生中断。优先权分析器PR实现优先权的判断与处理。对刚进来的中断与正在服务中的中断进行优先权的比较分析，将具有最高优先权的中断请求送入中断服务寄存器 ISR，并通过控制逻辑电路向 CPU提出中断请求。7、 8259A的工作方式。1）嵌套方式 一般全嵌套方式：优先级高的中断可以打断优先级低的中断 特殊全嵌套方式：处理某一级中断时，可响应同级中断请求。一般用于8259A级连系统中。2）设置优先级的方式固定优先级：IR0优先级最高IR7 优先级最低循环优先级：优先级自动循环方式：这种方式的中断优先级队列是变化的。一个设备受到中断服务后，其优先级自动降为最低。优先级特殊循环方式：初始最低优先级由编程确定，下一位优先级最高。3）屏蔽中断源的方式一般屏蔽方式：通过将中断屏蔽寄存器某一位或某几位置1，将某一级或某几级中断请求屏蔽掉。特殊屏蔽方式：解除了对低级中断的屏蔽，仅对由IMR屏蔽的中断或本级中断进行屏蔽，而允许比它高或低的其它级别中断进入。4）结束中断处理的方式（1）中断自动结束方式：系统一进入中断过程，8259A自动将ISR中对应位ISn清除。当出现新的中断请求，只要IF=1，