数字电路复习题型分析设计.doc

数字电路分析设计题练习与复习题分析设计题11、试分析如下面图（a）和图(B)所示逻辑电路，说明分别是什么逻辑功能。2、请用3-8线译码器74LS138和少量门器件实现逻辑函数输 入输 出STAA2 A1 A0 01 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1100 0 00 1 1 1 1 1 1 1100 0 11 0 1 1 1 1 1 1100 1 01 1 0 1 1 1 1 1100 1 11 1 1 0 1 1 1 1101 0 01 1 1 1 0 1 1 1101 0 11 1 1 1 1 0 1 1101 1 01 1 1 1 1 1 0 1101 1 11 1 1 1 1 1 1 074LS138的逻辑功能表 74LS138的示意图 3、试分析下图所示时序逻辑电路，列出状态表，画出状态图和波形图（输入CP和X的波形见下图）。 4、试分析下图所示的电路，画出它的状态图，说明它是几进制计数器？（74160是十进制计数器，异步清零且低电平有效。74160的功能表如下）。74160的功能表 分析设计题1参考答案1、 解：（1） 同或关系 （2）（3分）同或关系 2、 解：（1）假设3-8译码器是输出低电平有效，CBA是代码输入端，则输出可写为（2）由译码器构成的函数F的电路图如下图所示。3、解：图题所示电路属于同步时序逻辑电路，其中Q1Q0是触发器的输出状态，X、Z分别是电路的输入和输出信号。分析过程如下：（1）. 写出各逻辑方程：输出方程： 驱动方程： J0=K0=1 J1=K1= 将驱动方程代入JK触发器的特性方程，得：次态方程： （2）列出状态表如下表解1所示。（3）画出状态图及波形图如下图解2所示。 表解1SX01Q1nQ0nQ1n+1Q0n+1ZQ1n+1Q0n+1Z00110101011010100001100110100001 （a） （b） 图解2（4）逻辑功能分析由状态图可以很清楚地看出电路状态转换规律及相应输入、输出关系：该电路一共有4个状态00、01、10、11。当X=0时，按照加1规律从0001101100循环变化，并每当转换为11状态（最大数）时，输出Z=1。当X=1时，按照减1规律从1110010011循环变化。所以该电路是一个可控的四进制计数器，其中Z是进位信号输出端。4、 解：（1）状态图如图解3所示。图解3（2）它是九进制计数器。分析设计题21、试分析下图所示逻辑电路。2、试用8选1数据选择器74151实现下列逻辑函数： ，简单写出过程，并在示意图上连线。74151的功能表和示意图如下： 74151功能表 74151的示意图 3、时序数字电路如下图所示。写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路的逻辑功能。4、分析下图所示时序逻辑电路，74LS161的功能表如下。问：分析输入信号、ET 和EP的功能。画出下图的状态转换图，说明它是几进制计数器（设0000为初始状态）。表 四位二进制计数器74LS161功能表 CPETEPQ3 Q2 Q1 Q000 0 0 0 10D3D2D1D0110保持110保持1111计数 分析设计题2参考答案1.解：（1）根据电路写出逻辑表达式： （2）列出真值表如下表。 ABCL1L20000111100110011010101010110100100010111（3）可见此电路实现了考虑低位进位的一位二进制数的加法功能，这种电路被称为全加器。2、 解：用8选1数据选择器实现逻辑函数的电路如下图所示。 3、 解：（1）驱动方程： （2）状态方程：（3）输出方程：（4）状态转换图略（5）逻辑功能说明：时，二位二进制加法计数器；当时，二位二进制减法计数器。4、 解：（1） 74161是异步清零、同步置数，模16计数器。其中RD是异步清零端，低电平有效，LD是同步预置数控制端，低电平有效，EP和ET是计数使能端计数时EP、ET均应置于高电平。 （2）画出对应的状态图如图所示。 （3）可见它是八进制计数器。分析设计题31、分析下图电路的逻辑功能。要求写出逻辑函数表达式，画出真值表，说明电路的逻辑功能。2、由译码器74138和8选1数据选择器74151组成如下图所示的逻辑电路。X2X1X0及Z2Z1Z0为两个三位二进制数，试分析下图电路的逻辑功能。（74138是3-8线译码器，74151是8选1数据选择器）。3、某工厂有A、B、C三个车间，各需电力10KW，由厂变电所的X，Y两台变压器供电。其中X变压器的功率为13KVA（千伏安），Y变压器的功率为25KVA。为合理供电，需设计一个送电控制电路。控制电路的输出接继电器线圈。送电时线圈通电。不送电时线圈不通电。线圈动作电压12V，线圈电阻300欧。要求画出送电控制逻辑关系真值表，写出并化简逻辑关系表达式，用门电路画出送电控制逻辑图。输入输出 EP ET CP D0 D1 D2 D3Q0 Q1 Q2 Q0 0 0 0 01 0 d0 d1 d2 d3d0 d1 d2 d31 1 1 1 计 数1 1 0 保 持1 1 0 保 持同步四位二进制加法计数器74161功能表4、试用74161采用反馈复位法构成十二进制计数器。161的功能表和示意图如下。（要求写出分析过程，画出状态转换图并连线）。分析设计题3参考答案1、解：（1）由图写出逻辑表达式 列出真值表 A1 A0F0 F1 F2 F3001 0 0 0010 1 0 0100 0 1 0110 0 0 1确定逻辑功能：由真值表看出A1A0=00时，F0=1，其余为0； A1A0=01时，F1=1，其余为0A1A0=10时，F2=1，其余为0； A1A0=11时，F3=1，其余为0说明有效电平为高电平，且由输出状态便知道输入代码值，此种功能称为译码功能。2、解：（1）在图所示的逻辑电路中，74138是38线二进制译码器，74151是8选1数据选择器。当X2X1X0由000111取8组值时，74138的输出Y0Y7分别输出低电平，同时其它各端为高电平，又知当Z2Z1Z0从000111取8组值时，数据选择器将依次选通D0 D7。由此可见，当X2X1X0与Z2Z1Z0相等时，Y=0，当两者不等时，Y=1。（2）这是一个相同数值比较器。3、解： （1）设A、B、C为输入变量，X、Y为输出逻辑函数。A、B、C工作用1表示，不工作用0表示；送电用1表示，不送电用0表示。则三个车间的工作情况及变压器是否供电，列于右表中。(一个车间工作时，X供电，两个车间工作时，由Y供电，三个车间同时工作时，X、Y同时送电)。列出真值表如右：（2）写逻辑函数表达式并化简、变换 （3）画逻辑图由线圈动作电压12V，线圈电阻300欧算得线圈动作时，流过线圈电流等于40mA，一般的逻辑门不可能带40mA电流。为此，X、Y需经集电极开路非门取反之后驱动线圈，逻辑图如右图示。4、解：（1）、161是异步清零。对于十二进制计数器，当输入十二个计数脉冲后，Q3Q2Q1Q0 =0000，使计数器回到全0状态。而对于四位二进制加法计数器，输入十二个计数脉冲后，Q3Q2Q1Q0 =1100，所以要用74161构成十二进制计数器，当计到Q3Q2Q1Q0=1100，应使计数器Q3Q2Q1Q0=0000。 当计到Q3Q2Q1Q0=1100，计数器Q3Q2Q1Q0=0000。实现了十二进制计数。状态转换图如下左图。（2）反馈反馈复位法构成十二进制计数器的原理图如右下图。分析设计题41、由译码器74138和门电路组成的电路如下图所示，试写出L1、L2的最简表达式。74138译码器的功能表如下。 74138的逻辑功能表2、某实验室用两个灯显示三台设备的故障情况，当一台设备有故障时黄灯亮；当两台设备同时有故障时红灯亮；当三台设备同时有故障时黄、红两灯都亮。用门电路设计该逻辑电路。3、分析下图所示时序逻辑电路。要求列出状态转换表，画出完整的状态转换图，并说明该电路的逻辑功能。假设各触发器初始状态均为0。 4、电路如下图所示，已知CP和A、B的波形，试写出Q1和Q2的状态方程，并画出Q1和Q2的波形。设触发器的初始状态均为0。QQ分析设计题4参考答案1、 2、（ 解：（1） 根据逻辑问题找出输入变量和输出变量，并设定逻辑值。在题所述逻辑问题中，可确定A、B、C为输入变量，它们代表三台设备的故障情况，并设定：有故障时，对应逻辑“1”；无故障时，对应逻辑“0”。确定L1、L2为输出变量，它们分别表示黄灯和红灯的亮、灭情况，我们设定：灯亮时，对应逻辑“1”；灯灭时，对应逻辑“0”。（2） 根据逻辑问题及以上设定，列出真值表如下。ABCL1L20000000110010100110110010101011100111111（3）由真值表写出逻辑表达式，并化简。用公式法化简L1： 用卡诺图法化简L2：得到最简表达式： L2=AB+BC+AC 若采用与非门实现，则应将函数转换为与非与非式： （4） 根据表达式画出逻辑电路如下图所示。由图可见，该电路要用三片集成器件构成：一片四异或门7486、一片四2输入与非门7400、一片三3输入与非门7410。虽然逻辑表达式是最简的，但实际实现起来所用的集成器件的个数和种类都不是最少。3 解：（1）CP0=CP1=CP2=CP 同步时序逻辑电路 （2）写出驱动方程为： 把驱动方程代入JK触发器的特性方程中，得状态方程为 Q2Q1Q0000001010011100111101110 （3）根据状态方程列出状态转换图为：（4）逻辑功能：能自启动的五进制加法计数器。4、 解：（1） （2）Q1和Q2的波形如右图: 分析设计题51、试用4选1数据选择器分别实现下列逻辑函数：（1）m（0，1，3） （2）m（0，1，5，7）4选1数据选择器功能表 4选1数据选择器逻辑图地址输入端A1 A0数据输入端D3 D2 D1 D0输出Y0 00 11 01 1d3 d2 d1 d0d3 d2 d1 d0d3 d2 d1 d0d3 d2 d1 d0d0d1d2d32、分析下图所示时序逻辑电路，74LS161的功能表如下。问：分析输入信号、ET 和EP的功能。 画出下图的状态转换图，说明它是几进制计数器（设0000为初始状态）。表 四位二进制计数器74LS161功能表 CPETEPQ3 Q2 Q1 Q000 0 0 0 10D3D2D1D0110保持110保持1111计数 3、试分析下图题所示时序逻辑电路，写出驱动方程、输出方程和状态方程，列出状态表，画出状态图和波形图，并说明电路的逻辑功能。分析设计题5参考答案1、用4选1数据选择器实现逻辑函数的电路如右图所示。2、（1）74161是异步清零、同步置数，模16计数器。其中RD是异步清零端，低电平有效LD是同步预置数控制端，低电平有效EP和ET是计数使能端计数时EP、ET均应置于高电平（2）画出对应的状态图如图所示。（3）可见它是八进制计数器。3、（1）CP0=CP1=CP 是同步时序逻辑电路 （2）写出驱动方程 输出方程 把驱动方程代入特性方程中 得到状态方程 （1分） （3）根据状态方程，可得状态表如表解所示。状态图和波形图如图解所示。 表解Q1nQ0nQ1n+1Q0n+1001010010100 （a） （b）图解（4）功能说明：这是一个三进制计数器。分析设计题61、下图所示的TTL门电路中，要求实现下列规定的逻辑功能时，其连接有无错误？说明正确或错误的理由。如有错误请改正。 （a） (b) (c)2、由或非门组成的下降沿触发和上升沿触发两种触发方式的主从RS触发器的逻辑符号及CP、S、R的波形如下图所示，分别写出Q1和Q2的状态方程说明CP触发方式，并画出它们的Q端的波形（设初始状态为Q0）。3、74161的逻辑功能表如下表，试分析161的清零和置数信号是异步还是同步？分析下图所示的电路，画出它的状态图，说明它是几进制计数器。4、试分析下图所示的计数器电路。写出它的时钟方程、输出方程、驱动方程和状态方程，列出状态状态转换图，说明是几进制计数器。分析设计题6参考答案1、解：（1）有错误。理由：普通门电路不允许输出端直接相连，应将图中的逻辑门改为OC门。 正确的连接请见右图。（2）正确。理由：（b）图中第二个门是同或门，同或表达式：。当同或门一端接VCC时，相当于输入1，这时输出信号与另一输入信号是相等的。由图（b）可见，它可以实现。 （3）有错误。 理由：该电路是一个与或非门电路，要实现要求逻辑函数，与C相与的输入端应接高电平。 正确的连接请见右图。2、解：（1） （CP下降沿触发） CP上升沿触发） （2）Q端的波形见下图。3、（1）异步清零，同步置数。（2）状态图如右图所示。（3）它是九进制计数器。4、（1）时钟方程 同步时序逻辑电路 输出方程 驱动方程 把驱动方程代入JK触发器的特性方程中得状态方程 （2）画出状态转移图如右： （3）逻辑功能说明：此电路是一个能自启动的六进制自然序加法计数器。分析设计题71、在下图（a）（b）（c）中，所有的门电路都为TTL门，设输入A、B、C的波形如图（d）所示，试分析电路的逻辑关系，写出表达式，并定量画出各输出的波形图。2、三变量奇校验电路的功能为：当输入奇数个“1”时，输出为1，否则输出为0。试列出其真值表，写出简化逻辑式，并用异或门实现之。3、分析下图为几进制计数器。要求列出状态转换表并画出工作波形，设 Q0 Q3 的初态为零态。CT74LS2900CT74LS290功能表功能4、求下列各题的最简与或表达式。Y （1） （2）分析设计题7参考答案 1、（解：（1）分析图题中各电路的逻辑关系：图（a）：图（b）：图（c）：其中的第一个门是低电平有效的三态与非门。当C=0时，三态门输出为，。当C=1时，三态门处于高阻态，对于后一级与门来说相当于输入1，所以L3=A（2）根据以上分析，可以画出各电路的输出波形，如右图所示。 2、 解：（1）设三变量为A、B、C，输出为Y，则真值表如右 （2）根据真值表，化简后得到表达式为 Y = ABC Y（3） 3、解：（1） R 0 = Q 1 Q 2，故为六进制计数器 （2 4、解：（1） （2）Y = C 分析设计题81、分析下图所示电路，求输入S1、S0各种取值下的输出Y，填入下表中。 表 输入 S1 S0 输出 Y 0 0 0 1 1 0 1 12、电路如图题所示，已知CP、RD和D的波形，试说出RD、SD端的作用，写出Q0和Q1的状态方程，并画出Q0和Q1的波形。设触发器的初始状态均为1。3、74ALS138（3/8译码器）一般符号如下图，用74ALS138实现一位全加器并在示意图中连线。设：Ai-加数；Bi-被加数；Ci-1-低位的进位； Si-本位和；Ci-进位。（74ALS138的功能表如右）74LS90复位/计数功能表4、用74LS90实现N=6计数器，要求写出必要的分析过程。 注：若CP1与Q0 相连，CP0接脉冲，输出为BCD计数方式； 若CP0与Q3 相连，CP1接脉冲，输出为二-五混合进制。R01 R02 S01 S02Q0 Q1 Q2 Q374LS90CP0 OCP1 O 分析设计题8参考答案1、在输入S1、S0各种取值下的输出Y见表解。 表解输入输出S1S0Y000110112、解：（1）本题电路中设有RD、SD端。SD=1，RD的信号如图题所示，它们的作用是在触发器工作之前使它清零。（2）电路中有两个触发器，Q0对应的是上升沿触发的边沿D触发器，Q1对应的是下降沿触发的边沿JK触发器。输入信号D直接控制D触发器，JK触发器的，K=1图解依据以上分析可得 （3）画出Q0、Q1的波形如图解所示。3、（解：(1)列出真值表Ai Bi-1 Ci-1Ci- Si-(2)写最小项表达式Ci-m3- +m5 +m6- +m7 R01 R02 S01 S02Q0 Q1 Q2 Q374LS290CP0 OCP1 OSi-m1- +m2 +m4 +m7 (3)画图4、（解：N=（0110）2RO1RO2=Q2Q1，即Q2 = RO2， Q1 = RO1 (3)画图分析设计题91、分析下图的逻辑功能：要求写出逻辑函数表达式并化简，列出逻辑状态表，分析逻辑功能。74151功能表2、试用8选1数据选择器74151和门电路设计一个四位二进制码奇偶校验器。要求当输入的四位二进制码中有奇数个1时，输出为1，否则为0。要求列出真值表并在示意图上连线。（74151的功能表和示意图如下） 74151示意图3、一个触发器的特性方程为，试用D触发器实现这种触发器的功能。要求写出分析过程并画出逻辑图。4、161用反馈置数法构成6进制计数器。（161功能表和示意图如下）。（1） 分析输入信号、ET 和EP的功能。（2） 画出六进制的状态转换图，并在示意图中连线成六进制计数器。表 四位二进制计数器74LS161功能表 CPETEPQ3 Q2 Q1 Q000 0 0 0 10D3D2D1D0110保持110保持1111计数表解1图解1分析设计题9参考答案1、解：(1) 写出逻辑表达式 (2) 应用逻辑代数化简(3) 列逻辑状态表ABY000011101110(4) 分析逻辑功能 输入相同输出为“0”，输入相异输出为“1”，称为“异或”逻辑关系。这种电路称“异或”门。2、 解：（1）设四位二进制码为输入逻辑变量，校验结果为输出逻辑变量。所对应的奇偶校验器的逻辑关系见表解1。（2）若由8选1数据选择器74151和门电路实现此逻辑关系，可以将输入变量A、B、C送入74151的A2、A1、A0端，当ABC从000111取8组值时，L与D的关系参见表解4.14，又知当ABC从000111取8组值时，数据选择器将依次选通D0 D7，据此可将输入变量D送入D0、D3、D5、D6，送入D1、D2、D4、D7。电路如图解1所示，它可以完成四位二进制码的奇偶校验功能。3、解：（1）D触发器:先将D触发器转变成T触发器，其特性方程为：。若要实现特性方程为的功能，只要使：,画出对应的逻辑电路即可。 （2）逻辑电路图见图解2。 4、解：（1） 74161是异步清零、同步置数，模16计数器。其中是异步清零端，低电平有效，是同步预置数控制端，低电平有效EP和ET是计数使能端计数时EP、ET均应置于高电平分析设计题101.为了实现下列图中输出所表示的逻辑，判断下列图连接是否正确。要求说明正确和错误的原因。若有错，请改正。2、一个触发器的特性方程为，试用JK触发器实现这种触发器的功能。3、（ 试用与非门设计一个组合逻辑电路，它接收一位8421BCD码B3、B2、B1、B0，当输入有效码制时， 2B3B2B1B07时，输出Y为1，否则为0；输入伪码时，输出为任意。要求列出真值表并化简成与非-与非式，画出逻辑图。4、集成计数器7416l的功能表如下，请按要求连接成下列计数器，并画出状态转换图：（161功能表和示意图如下）（1）用反馈清零法构成八进制计数器； （2）用反馈置数法构成十二进制计数器。分析设计题10参考答案1、解：（a）错误。 原因：用OC门可以实现线与，但是一定要加上拉电阻。在图中加上上拉电路和电源就可，如下图解1（a）。（b）错误。 原因：三态门使能端无效了，把接地改为接+5V的电源就可，如下图解1（b）。（c）错误。 原因：传输门控制端无效了，把接地改为接+5V的电源就可，就可，如下图解1（c）。 图解12、 解：（1）JK触发器：将JK触发器的J、K端相并，再由输入端T加以控制，则可以构成T触发器，其特性方程为：。若要实现特性方程为的功能，只要使：。（2）对应的逻辑电路见图解23、解：（1）根据题意知：逻辑变量为B3B2B1B0，逻辑函数为Y。列出真值表如下图解3（a）所示，因B3B2B1B0是BCD码，所以从10101111六组值对应的最小项为无关项，它们的函数值可以任取。（2）将真值表中的函数值填入卡诺图，并化简（见图解3（b）。注意其中无关项的处理。 （3）由卡诺图化简可得最简式，并转换为与非与非式： （3） 画出逻辑电路如图解3（c）所示。4、解：（1）八进制计数器如图解4（a）所示，初始状态为0000，状态转换图略。 （2）十二进制计数器如图解4（b）所示，初始状态为0000，状态转换图略。 5、作图题111）、试对应输入波形画出下图中 Y1Y2 的波形2）、触发器CT074组成电路和输入波形如图所示,试画出Q1,Q2端波形。设各触发器的初态为0。分析设计题111、三变量奇校验电路的功能为：当输入奇数个“1”时，输出为1，否则输出为0。试列出其真值表，写出简化逻辑式，并用异或门实现之。2、下图（5）给出了CT74LS290的功能表以及由CT74LS290搭建的计数器示意图，请问：（1）计数器为几进制？ （2）列出状态转换表并画出Q0 Q3工作波形。设 Q0 Q3 的初态为零态。CT74LS290CT74LS290功能表（ 3、下图是用164位EPROM画出存储矩阵的连线图，试写出下列各输出的逻辑函数表达式并化成最简与或式。4、求下列各题的最简与或表达式并化简。（12分）Y 1、 2、5、作图题111）、试对应输入波形画出下图中 Y1Y2 的波形2）、触发器CT074组成电路和输入波形如图所示,试画出Q1,Q2端波形。设各触发器的初态为0。分析设计题11参考答案1 解：（1）设三变量为A、B、C，输出为Y，则真值表为 （2） Y = ABC （3）逻辑图为如下Y 2、解： R 0 = Q 1 Q 2，故为六进制计数器 3、解：输出逻辑函数表达式如下： 4、 解：（1） （2） Y = C 5作图题 分析设计题121、某工厂有一台容量为35KW的自备电源，为A、B、C三台用电设备供电，设A、B、C设备的额定功率分别为10KW、20KW、30KW，它们投入运行是随机的组合。试分别用下面两种方案设计一个电源过载报警电路。(1) 用最简于非门电路实现之。(2) 用八选一数据选择器 CT74LS151 实现之。 D1D2D4D5D0D6D7D3A0A1A2CT74LS151YYST CT74LS151功能表2、已知逻辑函数，用真值表和卡诺图表示之，并用或非门实现之。3、试用四位二进制计数器 CT74LS161 和门电路构成九进制计数器。要求写出设计过程，并列出状态转换表。4、试对应输入波形画出下图中Y1Y3的波形。(设触发器初态为零)分析设计题12参考答案1、解：（1）设设备 A、B、C 运行为1，否则为0；报警信号用Y表示，报警为1，否则为0。则可得真值表为如左 2、3、解：有多种方案，参考答案之一为（1）写出状态转换表为（2）画出接线图4、试对应输入波形画出下图中Y1 Y3的波形。(设触发器初态为零)（本题共3个图）解： 分析设计题131、分析图示电路的逻辑功能。要求写出逻辑式，列出真值表，然后说明逻辑功能2、试画出四个 CP 脉冲作用下Q1 Q3的波形。(设各触发器初态为零) 3、试用8选1数据选择器74LS151实现函数 74LS151功能表和示意图如下： 4、试利用十进制计数器 CT74LS160 的异步置 0 和同步置数功能两方法种构成八进制计数器。分析设计题13参考答案Y2Y2Y1Y11、解： 逻辑功能：该电路为半加器，其中Y1为本位和，Y2为进位 。2、解3、解： 故令 A2 A1 A0 = A B C ，D1 = D2 = D4 = D7 = 1 ， D0 = D3 = D5 = D6 = 0 ，可得 4、（解：有多种方案，参考答案之一为异步置0法 同步置数法分析设计题141、试采用两种方案设计一个三人多数表决电路 ( 无弃权 ) ，其功能为三人中两人或两人以上同意，表决通过，否则表决不通过。要求：(1) 用最少与非门实现该逻辑电路；(2) 用八选一数据选择器74151实现该逻辑电路。（74151的功能表和示意图如下） 2、某编码器的真值表如下，试分析工作情况： (1) 是哪种类型的编码器？(2) 编码信号高电平还是低电平有效？(3) 编码信号K0 K7间有何约束条件？(4) 当 K5 信号请求编码时，Y2 Y1 Y0 = ？ （设未列出的输入组合不能出现）3、已知 CT74LS00 的引脚图如下，试在图中作适当连接，以实现函数。 4、求下图中Y的最简与或式。 5、试利用二进制计数器 CT74LS161 构成七进制计数器。要求写出设计过程，列出状态转换表，并在示意图中连线。分析设计题14参考答案1、（解： 2、解： (1) 8 / 3 线； (2)高电平； (3) 任何时刻都有一个且只允许一个输入请求编码； (4) Y2 Y1 Y0 = 101。 3、Y = AC B 解： 4、解：ABC111111010110100 BCA 5、解：有多种方案，参考答案之一为01106101050010411003010021000100000Q0Q1Q2Q3CP1/01/01/007 分析设计题151、写出下图（3）电路中Y1、Y2的逻辑函数式，并化简为最简单的与-或表达式。译码器74LS138的输出函数表达式为、。2、分析下图电路的功能，写出E和F的表达式，说明该电路实现什么样的逻辑功能。并根据下面给定的输入波形画出输出波形。3、某仓库的一把电子锁，三把钥匙分别由主任、出纳和保管员保存。开锁时，主任必须到场。出纳、保管员至少有一个人到场。要求写出逻辑真值表，画出开锁的逻辑电路图，并要求用与非门实现。设出纳、保管员为A、B，主任为C；到场为1，不到场为0；开锁为1，不开锁为0。4、试用与非门设计一个组合逻辑电路，输入信号时是8421BCD码B3、B2、B1、B0，仅当2B3B2B1B07时，输出Y才为1。要求列出真值表，然后用卡诺图化简成最简表达式，最后用与非门画出逻辑图。分析设计题15参考答案1、 （1） （2） 2、 （1）答案要点: E=AB （2）答案要点: F=AB （3）答案要点: 这是一个半加器。 （4）波形： 3、解： 根据条件列出状态真值表如下4.解：1. 根据题意知：逻辑变量为B3B2B1B0，逻辑函数为Y。列出真值表如下图解（a）所示，因B3B2B1B0是BCD码，所以从10101111六组值对应的最小项为无关项，它们的函数值可以任取。2. 将真值表中的函数值填入卡诺图，并化简（见下图（b）。注意其中无关项的处理。3. 由卡诺图化简可得最简式，并转换为与非与非式： 4. 画出逻辑电路如下图（c）所示。 分析设计题161、写出下图（3）电路中Y1、Y2的逻辑函数式，并化简为最简单的与-或表达式。译码器的输出函数表达式为、。74LS138译码器的功能表如下。 2、写出下图所示逻辑图的逻辑函数表达式，并用“与非”门作出其最简形式的逻辑图。3、分析下图（5）所示序列发生电路，要求写出DSR的逻辑函数式，列出状态转换表，写出Z的输出序列码。74194的逻辑功能表如下 4、设计一个四舍五入的判别电路，其输入为8421BCD码。要求当输入大于或等于5时，输出为1，反之为0 。试用与门、或门实现。分析计算题16参考答案1、解：（1）答案要点:根据 译码器74LS138的输出函数表达式为、。 （2）2、解：（1）Y=BC+AC+AB+ABC，化简后 （2） 用3个2输入端与非门和1个3输入端与非门构成电路。3、解：的逻辑函数式为： Z的输出序列码为：001111状态转换表如下：4、 解：（1）1、Y=D2D0+D2D1+D31D0D2D1D3Y （2）画逻辑图分析设计题171、 写出下图（3）电路中Y1、Y2的逻辑函数式，并化简为最简单的与-或表达式。译码器74LS138的输出函数表达式为、。2、 分析下图电路的功能，写出E和F的表达式，说明该电路实现什么样的逻辑功能。并根据下面给定的输入波形画出输出波形。3、试利用74163的同步清零功能设计一个七进制计数器。（163的功能表和示意图如下）写出设计的全过