ESD静电放电保护器件的模拟与仿真本科论文.doc

编编 号号 本本科科生生毕毕业业设设计计 论论文文 题目 题目 静电放电 ESD 保护器件 的模拟与仿真 物联网工程 学院 微电子学 专业 二 一四年六月 摘要 I 摘摘 要要 静电放电 Electrostatic Discharge ESD 是构成集成电路可靠性的主要因素之一 存在于生产到使用的每一个环节 并成为开发新一代工艺技术的难点之一 近年来 对 ESD 的研究也因而越来越受到重视 仿真工具在 ESD 领域的应用使得 ESD 防护的研究变得 更为便利 可大幅缩短研发周期 然而 由于 ESD 现象复杂的物理机制 极端的电场及温度条件 以及 ESD 仿真中频 繁的不收敛现象 都使得 ESD 的仿真变得极为困难 本文详细阐述了 ESD 的来源 造成的 危害以及如何测试集成电路的防静电冲击能力 并基于 Sentaurus 软件 对 ESD 防护器 件展开了的分析 研究 内容包括 1 掌握 ESD 保护的基本理论 测试方法和防护机理 2 研究了工艺仿真流程的步骤以及网格定义在工艺仿真中的重要性 并对网格定义的方 法进行了探讨 3 研究了器件仿真流程以及器件仿真中的物理模型和模型函数 并对描述同一物理机制 的的各种不同模型展开对比分析 主要包括传输方程模型 能带模型 各种迁移率退 化模型 雪崩离化模型和复合模型 4 研究了双极型晶体管和可控硅 Silicon Controlled Rectifier SCR 防护器件的 仿真 并通过对仿真结果的分析 研究了 ESD 保护器件在 ESD 应力作用下的工作机理 关键词 关键词 静电放电 网格 器件仿真 双极型晶体管 可控硅 Abstract II ABSTRACTABSTRACT ESD is one of the most important reliability problems of IC products which lies in every flow of IC production and it is also one of the most difficult problems of developing new generation technology therefore the research on ESD protection design has attracted more and more attention The applications of simulation tools on ESD area make the design of ESD protection devices more convenient and greatly shorten the development cycle However due to the complicated physical mechanism of ESD the extremely high field and high temperature when ESD happened and the frequently convergence problem in ESD simulation it becomes difficult to carry out the ESD simulation So this paper particularly explain show ESD comes from what harm will bring how to test the integrated circuit s ability to prevent from the static also concentrates on the simulation of ESD protection devices based on the Sentaurus TCAD platform And the main content of this paper include First this paper points out the basic theory test methods and protective mechanism of ESD protection Second study the importance of the grid to define the steps and process simulation processes in the process simulation and the method of the grid defined discussed Third in device simulation process and device simulation is studied in physical model and the model function and to describe the same physical mechanism of the various models of comparative analysis Mainly includes the transmission equation model the energy band model all kinds of mobility degradation model avalanche ionization model and composite model Forth Study BJT and SCR protection device simulation and the simulation results through analysis research the working mechanism of the ESD protection device under ESD stress effects Keyword Keyword ESD Grid Device simulation BJT SCR 目录 i 目目 录录 第 1 章 绪论 1 1 1 课题的研究背景及意义 1 1 2 国内外概况 1 1 3 本课题的研究内容 2 第 2 章 ESD 的常用保护器件及测试方法 3 2 1 ESD 简介 3 2 2 ESD 防护器件 5 2 2 1 二极管的 ESD 防护器件 5 2 2 2 NMOS 管的 ESD 防护器件 5 2 2 3 SCR 的 ESD 防护器件 7 2 3 ESD 的测试方法 8 2 3 1 ZAPMASTER 的 ESD 测试方法 10 2 3 2 TLP 技术的 ESD 测试方法 11 2 3 3 ZAPMASTER 测试与 TLP 测试的关联性 12 第 3 章 SENTAURUS 软件仿真流程 13 3 1 仿真工具简介 13 3 2 工艺仿真 13 3 2 1 工艺仿真流程 14 3 2 2 结构操作及保存输出 15 3 2 3 网格定义 15 3 3 器件仿真及其物理模型的选择 16 3 3 1 器件仿真流程 16 3 3 2 物理模型选择 17 第 4 章 常用 ESD 防护器件的仿真与分析 25 4 1 BJT 的仿真与分析 25 4 2 LSCR 的仿真与分析 27 4 3 N MLSCR 的仿真与分析 29 第 5 章 结论与展望 33 5 1 结论及不足之处 33 5 2 展望 33 参考文献 35 目录 ii 致谢 36 静电放电 ESD 保护器件的模拟与仿真 1 第第 1 1 章章 绪论绪论 1 11 1 课题的研究背景及意义课题的研究背景及意义 随着集成电路朝着高性能大规模等方面迅速发展的同时 在所有集成电路的失效产 品中 由于 ESD 造成的失效占据相当大的比例 因此 ESD 保护器件的研究越来越受到人 们的重视 ESD 保护器件的工作原理为 在器件正常工作过程当中 ESD 仅是表现为容值 极低的 正常 5 pf 容抗特性 并不会对正常的器件特性产生影响 并且不会影响电子 产品的信号及数据传输 当器件两端的过电压到达预定的崩溃电压时 ESD 防护器件快速 纳秒级 做出反馈 并放大极间漏电流通过 从而达到吸收 削弱静电对电路特性的 干扰和影响 同时 因为 ESD 保护器件的构成材质十分特殊 ESD 往往是通过对静电进行 吸收和耗散 即表现为一个充放电的过程 达到对设备进行静电防护的作用 因此设备 中的 ESD 保护器件都不容易老化损坏 但是 因为 ESD 现象所涉及的物理机制特别复杂 人工计算很难得到防护器件性能 参数的精确值 仅能通过流片验证获得 ESD 防护器件的性能参数 但流片验证耗费的大 量时间将会使公司在激烈的竞争中处于不利的地位 因此在 ESD 领域中 工艺和器件模拟 TCAD 仿真工具的应用逐步被重视 目前 Sentaurus TCAD 是世界上最先进的 TCAD 工具 它是 Synopsys 公司收购瑞士 ISE Integrated Systems Engineering 公司之后发布的产品 Sentaurus TCAD 全方面 继承了 Tsuprem4 ISE TCAD 和 Medici 的所有特性和优势 可以用来模拟仿真集成器件 的工艺制造过程 器件物理特性和互连线特性等 它包括众多组件 主要由 Sentaurus Process 模块 Sentaurus Strucure Editor 模块 Sentaurus device 模块 和 Sentaurus Workbench 等模块构成 本论文中 通过使用 Sentaurus TCAD 仿真工具对 ESD 保护器件进行仿真 能够找出 ESD 现象的各个阶段器件内部的电场分布 电流密度及流 向 温度分布以及其他相关物里参量的变化 分析 ESD 器件在防护过程中的工作机理和 失效原因 不但可以缩短研发时间 而且对研究工作具有极其重要的指导意义 1 21 2 国内外概况国内外概况 从 20 世纪 80 年代开始 国外的很多学者就开始注意到 ESD 现象并提出了一些缓解 ESD 对 IC 芯片危害的办法 TCAD 仿真工具也已经作为商业化的软件开始推广 随着集成 电路快速发展的同时 集成电路中的 ESD 防护问题越来越严重 ESD 的防护设计也越来越 困难 只依靠工程师的经验 很难得到合适的防护器件 而不停地流片验证又费时费力 因而在 20 世纪末 21 世纪初期 ESD 研究和 TCAD 仿真软件开始真正结合起来 1991 年 瑞士集成系统实验室的 Andreas D Stricker 等人开始了有关 ESD 仿真的研 究 美国伊利诺斯大学的 Alert Z H WANG 教授也开始使用混合仿真的方法研究 ESD 防护 器件的性能 2001 年 徳国汉堡大学的 KAIESMARK 等人利用直流仿真以及单脉冲 TLP 波 形的仿真系统研究 GGNMOS Gate Grounded NMOS 栅接地 NMOS 的性能 之后法国图卢 兹的 C Salamero 等人也有过相关方面的论文报道 美国中佛罗里达大学的 J JLIOU 教授 也有相关方面的研究 以上的报道基本上是基于 GGNMOS 器件的仿真 或者是在比较复杂 江南大学学士学位论文 2 的 SCR 器件基础上 利用单脉冲 TLP Transimmison Line Pusle 传输线脉冲技术 波 形仿真或混合仿真等方式 并不能对较复杂的 SCR 器件的性能做出准确的预测 国内对 ESD 的研究起步比较晚 很少有专门的 ESD 研究单位 除了浙江大学和美国 UCF 大学的 ESD 联合实验室外 但不少高校都在进行对于 ESD 防护相关问题的研究 对 ESD 仿真研究的报道也偶尔可见 1 2 可是由于收敛性等方面的原因 目前国内对 ESD 仿 真研究基本上是基于单脉冲 TLP 波形仿真 这种方法因为电压过冲等原因 并不能准确 仿真触发电压等相关参数 1 31 3 本课题的研究内容本课题的研究内容 本课题主要研究 ESD 防护器件的仿真 使用 Sentaurus 仿真工具 主要针对 BJT 和 SCR 结构的防护器件进行仿真分析 本文的第二章介绍了 ESD 的基本概念 主要讲述 ESD 事件的模型 不同类型的 ESD 防护器件以及测试方法 第三章介绍网格定义在工艺仿真 中的作用 网格定义方法 各个工艺步骤模拟所用的模型 并且重点介绍了器件仿真的 物理模型 讲述各种物理模型的适用条件 深入分析模型函数以及不同模型之间的差异 性 第四章主要讲述双极型晶体管和可控硅防护器件的仿真与分析 研究了 ESD 保护器 件在 ESD 应力作用下的内部电场分布 电流密度及流向等相关物理参量的变化 静电放电 ESD 保护器件的模拟与仿真 3 第第 2 2 章章 ESDESD 的常用保护器件及测试方法的常用保护器件及测试方法 2 12 1 ESDESD 简介简介 静电是一种电能 它存在于物体表面 是正负电荷在局部失衡时产生的一种现象 静 电现象是指电荷在产生与消失过程中所表现出的现象的总称 如摩擦起电就是一种静电 现象 静电产生原因有接触分离起电 摩擦起电 感应起电和传导起电等 当带了静电荷的物体 也就是静电源 跟其它物体接触时 这两个具有不同静电电的 物体依据电荷中和的原则 存在着电荷流动 传送足够的电量以抵消电压 这个高电量的 传送过程中 将产生潜在的破坏电压 电流以及电磁场 严重时将其中物体击这就是静 电放电 国家标准是这样定义的 静电放电 具有不同静电电位的物体互相靠近或直接 接触引起的电荷转移 GB T4365 1995 一般用 ESD 表示 ESD 是代表英文 Electrostatic Discharge 即 静龟放电 的意思 它是 EOS electrical over stress 的一种 EOS 家族还包括闪电和电磁脉冲 electromagnetic pulses EMP EOS 是指那些时间在微秒和毫秒范围的事件 相较而 言 ESD 是 l00 ns 的范围 ESD 是当今 MOS 集成电路中最重要的可靠性问题之一 高密度集成电路器件具有线问 距短 线细 集成度高 运算速度快 低功率和输入阻抗高的特点 因而导致这类器件 对静电较敏感 称之为静电敏感 ESD Sensitive ESDS 器件 静电放电的能量 对传统 的电子元件的影响甚微 人们不易觉察 但是这些高密度集成电路元件则可能因静电电 场和静电放电电流引起失效 或者造成难以被人们发现的 软击穿 现象 导致设备锁 死 复位 数据丢失和不可靠而影响设备正常工作 使设备可靠性降低 甚至造成设备 的损坏 集成电路工业由 ESD 导致的损失是一个非常严重的问题 基于 ESD 产生的原因及其对集成电路放电的不同方式 通常将静电放电事件分为以 下三类模型 1 人体模型 Human Body Model HBM 2 机器模型 Machine Model MM 3 带电器件模型 Charged Device Model CDM HBM 是目前最常用的模型 同时也是在产品的可靠性检验中必需通过的检测项目 HBM 是指因人体在地上走动磨擦或其它因素在人体上已累积了静电后接触芯片 人体上的静 电就会瞬间从芯片上的某个端口进入芯片内 再经由芯片的另一端口泄放至地 该放电 的过程会在短到几百纳秒的时间内产生数安培的瞬间电流 该电流会把芯片内的器件烧 毁 有关于 HBM 的 ESD 已有工业测试的标准 它是当今各国用来判断集成电路 ESD 可靠性 的重要依据 图 2 1 为工业标准 MIL STD 883C method 3015 7 的等效电路图 其中人体 的等效电容 CC 规定为 100 pF 人体的等效放电电阻 RS 为 1500 根据人体模型的测 试标准 MIL STD 883C method 3015 7 其 ESD 的耐压敏感度可分成三个等级 见表 2 1 江南大学学士学位论文 4 S S R Rs s C Ct t DUT C Cc c L Ls s C Cs s V Vc c 图 2 1 被测器件在 HBM MM 和 CDM 模型下的 ESD 应力波形产生的集总电路 表 2 1 人体模型的工业测试标准耐压级别 耐压等级耐压灵敏度 等级一0 1999 伏特 等级二2000 3999 伏特 等级三4000 15999 伏特 MM 及其标准由日本制定 在芯片的制造过程中 累积在机器手臂上的电荷接触芯片 时通过芯片的管脚瞬间泄放静电电流 由于大多数机器都是用金属制的 其机器放电模式 的等效电阻 Rs 约为 0 但其等效电容 CC 规定为 200 pF 因为机器放电模式的等效 电阻小 所以其放电的过程更短 在几纳秒到几十纳秒之内产生数安培的瞬间电流 CDM 是在芯片的制造和运输过程中因为摩擦生电累积静电荷 但在电累积的过程中集 成电路并没有被损伤 带有静电的芯片在处理过程中 当其管脚与地触的瞬间 芯片内部 的静电就会由经管脚向外泄放电流 此模式放电的时间更短 只有几纳秒之内 并且很难 真实模拟其放电现象 由于芯片内部的静电会因为芯片器件本身地的等效电容而变 芯片 所用的封装形式以及芯片摆放的角度都会造成不同的等效电容 因为多项变化因素难以确 定 因而有关此模式放电的工业测试标准仍在协议中 但已有此测试机器在销售中 各模 型的集总测试网络和其参数范围分别如图 2 1 和表 2 2 所示 CMOS 集成电路对静电放电防 护能力的规格见表 2 3 表 2 2 各类 ESD 测试模型的电感 电容 电阻参数值 ESD ModelCcLsRsCsCs HBM100pF5 12nH1500 1pF1pF MM200pF0 5nH8 5 NANA CDM10pF 10nH 10 NANA 表 2 3 集成电路产品的 ESD 规格 ESD ModelHBMMMCDM OK2000 V200 V1000 V Safe4000 V400 V1500 V Super10000 V1000 V2000 V 静电放电 ESD 保护器件的模拟与仿真 5 2 22 2 ESDESD 防护器件防护器件 2 2 12 2 1 二极管的二极管的 ESDESD 防护器件防护器件 二极管是最简单的有源电压箝位电路 它有正向和反向两个工作区域 在二极管两端 加上正向电压时 二极管在 0 5 V 时开始导通 导通电阻约为 1 5 在反向工作时 开 始只有漏电流 电阻增大 当 P N 结雪崩击穿时产生倍增电流 雪崩电压与 N 或 P 的掺杂 浓度有关 在深亚微米工艺中 一般为 10 20 V 二极管在小注入时 I V 特性与掺杂浓 度有关 当大注入时 阱区往往进入电导调制区 I V 特性与掺杂浓度无关 图 2 2 所示 的两种常用 P N 结二极管的横截面结构图 P P S SU UB BS ST TR RA AT TE E V V0 0V V P P N N n n W WE EL LL L I I P P e ep pi i P P S SU UB BS ST TR RA AT TE E V V 0 0V V N N 图 2 2 a 结面积小的二极管结构图 图 2 2 b 结面积大的二极管结构图 图 2 2 常用 P N 结二级管的横截面结构图 以上两种结构的结面积不同 由于图 2 2 b 结构的 P N 结面积更大 使 ESD 能量释 放时 能量密度较小 具有更强的 ESD 保护能力 在实际应用时常常采用这种结构的二极 管 2 2 22 2 2 NMOSNMOS 管的管的 ESDESD 防护器件防护器件 栅极接地 NMOS 晶体管是最常用的 ESD 防护器件之一 GGNMOS 晶体管的栅极 源极和 衬底都是接地的 其 ESD 保护机制基于负阻效应 Snapback Effect 图 2 3 所示的是一 个 GGNMOS 晶体管器件的横截面图 从图中可以看到 NMOS 晶体管存在一个寄生横向 NPN 晶体管 其集电极为 NMOS 晶体管的漏极 发射极为 NMOS 晶体管器件的源极 基极为 NMOS 晶体管的 P 型衬底 当一个正向的 ESD 脉冲作用于器件的漏极 这会使得漏衬结 DB 结 一直处于反向偏置直到发生雪崩击穿 此时由于发生雪崩倍增效应而会产生大量的电 子空穴对 当雪崩效应产生的空穴电流 Isub通过衬底流向地的时候 会在横向寄生衬底电 阻 Rsub的两端产生一个电压降 该压降会使得衬底局部电势 VR上升 随着 VR上升 源衬结 BS 结 导通 最终触发寄生的横向 NPN 晶体管导通 当寄生横向 NPN 晶体管导通后 已 不再需要一个很强的漏极电场将离子注入到漏极来产生较大的电流 这就会使得漏极电 压下降 从而发生负阻现象 Snapback Effect 负阻区处于不稳定状态 只是高阻区和 低阻区两个稳定区之间的过渡 一旦寄生横向 NPN 晶体管导通后 由于衬底的电导调制作 用 电阻又变为正值 当电流进一步增大 产生自加热 使器件内部温度升高 当达到硅 江南大学学士学位论文 6 的熔点 1685 时 器件会发生不可逆转的变化 器件会受到损伤 该现象称为二次击穿 或者热击穿 图 2 3 栅极接地 NMOS 晶体管器件的横截面示意图 V VD D I ID D B BV Vo ox x 1 1区区 3 3区区 2 2区区 4 4区区 1 1 R Ro on n V VD DD DV Vh h I It t2 2 V Vt t2 2 I It t1 1 V Vt t2 2 I Ih h V Vh h 图 2 4 典型 GGNMOS 晶体管器件的 I V 特性曲线 GGNMOS 晶体管的 I V 特性曲线如图 2 4 所示 该曲线可以分成 4 个工作区域 1 区 和 2 区分别为线性区和饱和区 这两个区的 I V 曲线可以用标准 NMOS 的 I V 公式来进行 描述 3 区为负阻区 4 区为高电流区 这两个区的 I V 曲线已不能用标准 NMOS 的 I V 公式来进行描述 在发生 ESD 时 GGNMOS 晶体管工作于 3 区和 4 区 图 2 4 同时也表示了利用传输线脉冲 TLP 技术进行测量而获得的典型 GGNMOS 晶体 管的负阻特性曲线 该曲线所反映出的负阻特性参数 如 Vt1 Vh It2和 Ron等 这些参数 对于器件 ESD 失效阈值电压 ESDV 大小的测量是非常关键的 1 It1 Vt1 是首次击穿触发点 该点决定了 ESD 保护器件在何时将开启 Vt1可以如式 2 1 表达 静电放电 ESD 保护器件的模拟与仿真 7 2 1 n IIRq TK BVV 1 1 1 1 1 dccsub B BDti 必须使开启电压 Vt1低于栅氧化层击穿电压 BVox 同时必须使开启电压 Vt1高于最差情况 下的电源电压 VDD 并留有一定的设计裕度 VDD 10 防止由于电源过冲噪声而引起意 外的击穿触发 在实际 ESD 保护电路设计 一般通过提高衬底电压或者栅极电压 来降低 Vt的值 2 Ih Vh 是维持点 是低阻 ESD 电流开始泄放的起始点 采用较低的 Vh值确保适当的 电压钳位 防止内部器件的栅氧化层被击穿 同时可以减少 ESD 电流泄放时的电源功 率消耗 Power Vh IESD 维持电压 Vh应该高于电源电压以防止发生闩锁效应 3 Ron是导通电阻 其表达如式 2 2 2 2 ds ds on I V R 尽可能小的导通电阻 Ron可确保该 ESD 器件具有较大的电流泄放能力 同时可以防止器件 过早热击穿 4 It2 Vt2 为器件的二次击穿点 器件 ESDV 电压值的大小可由二次击穿电流 It2来表 示 对于 HBM 测试下的 GGNMOS ESD 器件 其 ESDV 电压值的近似表达如式 2 3 2 3 t2on LevelESDHBW IR V 1500 由 GGNMOS 晶体管的负阻 Snapback 特性曲线 设计者可以在硅验证之前预测出对应于 HBM 模型的 ESDV 电压值 2 2 32 2 3 SCRSCR 的的 ESDESD 防护器件防护器件 由于可控硅 Semiconductor controlled Rectifiers SCR 触发前后 电阻变化 很大 所以在功率器件中 用来承载大电流 同样 SCR 可以用于设计 ESD 保护结构 其结 构和等效线路图如图 2 5 所示 NWELL N P N P A An no od de e C Ca at th ho od de e A An no od de e R Rn nw we el ll l R Rp pw we el ll l T T1 1 T T2 2 T T1 1 T T2 2 R Rn nw we el ll l R Rp pw we el ll l C Ca at th ho od de e p p e ep pi i R Re ep pi i P P s su ub b 图 2 5 a SCR 的截面图 图 2 5 b SCR 结构的等效线路图 图 2 5 SCR 结构的截面图和等效线路图 江南大学学士学位论文 8 SCR 在 ESD 冲击发生时也作为一个二端网络 其中阳极 Anode 和 N 阱短接 阴极 Cathode 和 P 阱短接 Anode 与静电源相接 当 ESD 冲击发生时 加在 N 阱和 P 阱的 P N 结上的反向电压降足以使 P N 结雪崩击穿 雪崩击穿后 SCR 触发将有两种可能 1 雪崩击穿产生的空穴电流流过 P 阱体电阻 RP WELL 使 P 衬底电压升高 寄生的 NPN 管开启 2 雪崩击穿产生的电子电流流过 N 阱体电阻 RN WELL 使寄生的 PNP 的 EB 结正偏 PNP 导通 通常 NPN 管的 高于 PNP 管的 所以 NPN 管比 PNP 管更容易开启 VTRIG为 N 阱和 P 阱的 P N 结雪崩击穿电压 通常 N 阱 P 阱的击穿电压在 40V 一旦触发 不再需要 Anode 上提供偏置 二端点的电压 V 开始降低 V 的最小值定义为 VH VH需要提供足够的 电流流过 P 阱体电阻以保证 NPN 管导通 VH与 NPN 管和 PNP 管的基区宽度 L 有关 对应 的 I V 曲线如图 2 6 所示 V V V Vh hV Vc c V VT TR RI IG G I IT TR RI IG G I I 图 2 6 SCR 的回扫特性曲线 SCR 有两个重要参数 ITRIG和 VH ITRIG由 P 阱体电阻 即外延层厚度和 P 阱的掺杂浓 度决定 VH与 L 和 N 阱体电阻有关 现在的 CMOS 工艺中 VH的典型值为 2 5V 由于 SCR 一 旦触发 Anode 和 Cathode 之间完全处于电导调制区 导通电阻仅为 1 作为 ESD 保护 电路时 能很好地耗散能量 以上介绍了各种器件在 ESD 情况下表现的特性 在设计 ESD 保护电路结构时 就是利 用器件的这些特性 根据不同的要求或工艺条件 选用不同的器件来实现符合要求的 ESD 保护结构 例如 NMOS 和 SCR 在 ESD 条件在都可能触发回归击穿 在 CMOS 工艺时可用 NMOS 的回归特性来作 ESD 保护 但若要求有更快的保护速度 可考虑用 SCR 来实现 ESD 保护结构 2 32 3 ESDESD 的测试方法的测试方法 ESD 的测试可以分为检验型测试和研究型测试两类 检验型测试体现在产品的后端可靠性测试中 为了保证芯片产品的优良率 在产品 的可靠性检验中 ESD 检验是一个重要环节 以集成电路中的人体模型工业测试标准 见 静电放电 ESD 保护器件的模拟与仿真 9 表 2 3 芯片通过一定值 一般为 2 kV 的 ESD 检验才算合格 当前芯片的 ESD 检验大多 采用 ZAPMASTER 测试仪 系统级的 ESD 检验大多采用电子枪 研究型测试侧重于芯片研发的前期 为了预测产品的 ESD 承受能力 从根本上保证 芯片产品的优良率 以降低封装及测试成本并提高产品的研发效率 就必须在芯片的研 发前期为芯片设计良好的 ESD 防护器件 而不是在产品的可靠性试验中发现问题之后再补 救 为了得到 ESD 防护器件的关键性能指标 TLP 是研究型测试中不可缺少的一种手段 不管是检验型测试还是研究型测试 都基于下面三种测试连接模式 3 1 I O 口到 VDD 或者 VSS 的测试 通常包括 PS PD NS 和 ND 模式 其中 P 代表 Positive 表示引脚接的是正电压 N 代表 Negative 表示引脚接的是负电压 D 和 S 分别代表 VDD 和 VSS 表示的是参考点的选择 实际测试时 参考点接地 PS 是对 VSS 是正脉冲 PD 是对 VDD 的正脉冲 NS 是对 VSS 的负脉冲 ND 是对 VDD 的负脉冲 这四种测试连接方式示意图如图 2 7 所示 图 2 7 a PS 测试模式图 图 2 7 b PD 测试模式图 图 2 7 c NS 测试模式图 图 2 7 d ND 测试模式图 图 2 7 I O 口的四种测试连接模式 2 I O 到 I O 的测试 包括正向和负向的电压 被测引脚接测试电压 其他接地 VDD 和 VSS 悬空 如图 2 8 所示 江南大学学士学位论文 10 图 2 8 a 正电压模式 图 2 8 b 负电压模式 图 2 8 I O 到 I O 的测试连接模式 3 VDD 到 VSS 的测试 包括正向和负向的电压 如图 2 9 所示 图 2 9 a 正电压模式 图 2 9 b 负电压模式 图 2 9 VDD 到 VSS 的测试连接模式 2 3 12 3 1 ZAPMASTERZAPMASTER 的的 ESDESD 测试方法测试方法 不同的测试标准对应不同的测试模型 同一测试模型可以对应多种测试标准 工业界 商用的 ESD 测试仪器有很多种 本文中采用 Thermo KeyTek 公司生产的 ZAPMASTER 测试系 统对 HBM 模型进行 ESD 测试 ZAPMASTER 测试设备由中国电子科技集团第五十八研究所提 供 对应的测试标准为 GJB548A 方法 3015 短路测试波形要求上升时间小于 10 ns 下降 时间大约为 150 20 ns 每次测试在管脚正负打击三次 打击时间间隔为一秒 2000 V 的 HBM 电压相当于 1 2 A 的尖峰电流 ESD 打击测试是检测 IC 的 ESD 耐压 而不是洞察其 失效机理 因为它仅仅是报告芯片是否能通过给定 ESD 电压打击值 根据具体要求 通过在电脑终端软件设定 ZAPMASTER 可以对 IC 产品进行步进电压或 者恒定电压的 ESD 检验 从检验报告单中可得知各个失效的管脚组合以及可能失效的三种 模式 这三种失效模式分别为 开路失效 OC 包络线失效 ENV 和短路失效 SG 当被打 静电放电 ESD 保护器件的模拟与仿真 11 击管脚之间加上的电压为工作电压的 1 1 倍时 直流通路电流达到 1 A 时定义为失效 包络线的有效范围是指在定义的失效电流正负 15 的偏移范围之间 失效电流的检测可以 通过电脑终端设置在每三个正负脉冲打击完毕后检测 或者只在单个正或者负脉冲打击 完毕后检测 2 3 22 3 2 TLPTLP 技术的技术的 ESDESD 测试方法测试方法 芯片的 ZAPMASTER ESD 质量检测得到的只是其 ESD 耐压 要优化器件的 ESD 防护性能 需要全面掌握防护器件的电学参数 而且一种典型的描述模型或单个工作优良系数并不 能保证其能通过所有的 EOS ESD 故障 例如一个芯片通过了 CDM 模型检测却在做 HBM 模型 检测时失效 甚至器件在 HBM 模型测试下有 1 kV 和 2 6 kV 的 ESD 耐压 却在 1 2 kV 的 范围内失效 4 如何准确测量 ESD 的有关参数尤其重要 因为直流大电流会引起器件的自 加热 不能代表 ESD 事件的瞬态特性 因此在 ESD 防护器件的研究中 脉冲特性是必要 的 器件在 ESD 事件下 其电流电压和时间的特性称为动态或准静态特性 在研发 ESD 防 护器件中 TLP 技术是一个必备手段 图 2 10 描述了待测器 Device Under Test DUT 的 脉冲特性 递增的脉冲信号加载在 DUT 上 此处为一个回滞 Snapback 特性的 NMOS 管防 护器件 从其 TLP I V 曲线中可知此 NMOS 管的触发点 维持点和热击穿点 以及 NMOS 管 的导通电阻和漏电流 4 图 2 10 连续脉冲方波的脉冲特性原理 4002 型 TLP 测试仪是美国 Barth 电子公司制造的 其主要组成部分有 Barth 40031 传输线脉冲产生器控制盒 Tekronix 500 MHz 数字示波器 Keithley 487 皮安 电压源 和斯坦福 PS350 高压电源供应器 其系统构架通过通用仪器总线 GPIB 由控制器控制 系 统框图如图 2 11 所示 4002 型 TLP 测试系统产生的脉冲波的上升时间可调整为 0 2 ns 2 ns 和 10 ns 脉宽可调为 75 ns 或 100 ns 脉冲信号通过传输线传出 可对圆片或 者封装好的测试器件或芯片进行测试 江南大学学士学位论文 12 C Co on nt tr ro ol l B Bo ox xH HP P P PC C S So of ft tw wa ar re e G Ge en ne er ra al l P Pu ur rp po os se e I In ns st tr ru um me en nt t B Bu us s S St ta an nf fo or rd d R Re es se ea ar rc ch h S Sy ys st te em ms s M Mo od de el l P Ps s3 35 50 0 H HV V S So ou ur rc ce e K Ke ei it th hl le ey y M Mo od de el l 4 48 87 7 p pi ic co oa am mm me et te er r V Vo ol lt ta a g ge e S So ou ur rc ce e T Te ek kr ro on ni ix x 5 50 00 0M MH HZ Z d di ig gi it ti iz zi in ng g O Os sc ci il ll lo os sc co op pe e B Ba ar rt th h M Mo od de el l 4 40 00 03 31 1 p pu ul ls se e g ge en ne er ra at to or r S Sw wi it tc ch h b bo ox x D DU UT T 图 2 11 Barth 4002 型传输线脉冲测试系统框图 2 3 32 3 3 ZAPMASTERZAPMASTER 测试与测试与 TLPTLP 测试的关联性测试的关联性 一般来说 由于封装好的芯片在管脚处的部分寄生电容和电感可以减小内部 ESD 防 护器件的 ESD 敏感度 ZAPMASTER 的芯片测试结果常优于 TLP 的 WAFER 测试结果 表 2 4 比较了同一器件的 ZAPMASTER 测试结果和从 TLP 测试结果换算的耐压值 ZAPMASTER 的测 试采用人体模型国军标 548A 96 测试方法 电压以 500 V 步进从 500 V 到 6500 V 恒定 正脉冲打击 TLP 的测试采用 Barth 4002 型 TLP 测试系统的默认模式 即脉冲的上升时间 为 10 ns 脉宽为 100 ns 脉冲电压从 0 5 V 开始递增一直到器件失效 得到热击穿电 流值 It2 通过人体模型的转化公式 TLPV v la A X 1500 Ron 计算得到 TLP 耐 压值 Vt2 可见 ZAPMASTER 的测试结果优于 TLP 的测试结果 由于 ZAPMASTER 测试的步进 电压为 500 V 所以误差在 1000 V 内是合理的 试验中的失效模式都为短路 表 2 4 ZAPMASTER 和 TLP 测试的关联性比较 DUTIt2 A TLPV V ESDV V DIODE2 7741515000 GGNMOS1 5723573000 SCR2 6239294000 静电放电 ESD 保护器件的模拟与仿真 13 第第 3 3 章章 SentaurusSentaurus 软件仿真流程软件仿真流程 3 13 1 仿真工具简介仿真工具简介 因为 ESD 事件的特殊性 ESD 的工艺器件仿真面临着不收敛的问题 特别是器件的瞬 态仿真 ESD 防护器件的设计是和制造该防护器件的具体工艺过程紧密联系的 因此设计 ESD 防护器件要从最底层的工艺级仿真开始 准确地构造出器件结构 然后通过器件级仿 真对载流子的分布和势能场建模 通过求解电子 空穴的电流连续性和泊松方程等方程 来获得器件的关键电学参数 当前最为先进的 ESD 仿真工具是 Sentaurus 本论文中将用 到其中的工艺仿真工具 Sentaurus Process 器件结构编辑工具 Sentaurus Strucure Editor 器件仿真工具 Sentaurus Device 下面将对其进行简单介绍 1 工艺仿真工具 Sentaurus Process 将一维 二维和三维仿真都集成于同一平台中 并且面向当代纳米级集成电路工艺制程 全面支持小尺寸效应的仿真与模拟 Sentaurus Process 在保留传统工艺仿真软件运行模式的基础上 又作了一些很重要的改进 1 添加了模型参数数据库浏览器 PDB 为用户提供了增加模型和修改模型参数 的便捷途径 2 增加了一维模拟结果输出工具 Inspect 和二维 三维模拟结果输出工具 Tecplot SV 3 增加了小尺寸模型 这些小尺寸模型有 注入损伤模型 高精度刻蚀模型 基于 Monte Carlo 的离子扩散模型 离子注入校准模型等等 添加的这些小尺寸模型 不仅提高了工艺软件的仿真精度 而且满足了半导体工艺发展的需求 2 器件结构编辑工具 Sentaurus Strucure Editor SDE 是基于二维和三维器件结 构编辑的集成环境 可编辑或生成二维和三维器件结构 用于与 Process 工艺仿真系统 的结合 在 Sentaurus TCAD 软件仿真过程中 SDE 工具是必不可少的 因为在使用 Sentaurus Process 执行完工艺仿真后 必须使用 SDE 将 Process 工艺仿真阶段生产的电极激活 并 调入 Process 仿真过渡来的掺杂信息 进行网格细化处理后 才能进行下一步的器件物 理特性模拟 3 器件仿真工具 Sentaurus Device 是最新一代的器件物理特性仿真工具 内嵌一维 二维和三维器件物理模型 通过数值求解一维 二维和三维物理模型泊松方程 连续性 方程和运输方程 能够准确预测器件的众多电学特性 Sentaurus Device 支持很多器件类 型的仿真 包括功率器件 量子器件 光电器件深亚微米 MOS 器件 异质结器件等 另外 Sentaurus Device 还能够实现由多个器件所组成的单元级电路的物理特性分析 Sentaurus Device 的主要物理模型有 产生 复合模型 迁移率退化模型 基于活化 能变化的电离模型 热载流子注入模型 隧道击穿模型 应力模型 量子化模型 3 23 2 工艺仿真工艺仿真 ESD 防护器件的设计是和生产工艺密切相关的 为准确构造出 ESD 防护器件的结构 江南大学学士学位论文 14 首先从底层的工艺级仿真开始 然后通器件级仿真来获取该器件的关键电学参数 准确的 ESD 防护器件的 TCAD 仿真技术可以降低器件设计的风险 缩短研发周期 具有重要意义 3 2 13 2 1 工艺仿真流程工艺仿真流程 工艺流程模拟主要包括淀积 刻蚀 离子注入 氧化 扩散等工艺步骤的模拟 5 这部分是整个工艺仿真的核心 1 淀积 在 Sentaurus Process 中 主要有三种淀积模型 各项同性淀积 各向异性淀 积 填充式淀积 各项同性淀积是使用最多的一种 其在任何一个 X 坐标下淀积的厚 度都是一样的 2 刻蚀 Sentaurus Process 中的刻蚀模式主要由以下几种 1 等厚度刻蚀法 等厚度刻蚀在器件表面固定地移除一定厚度的指定材料 2 接触终止刻蚀法 刻蚀移除器件表面指定材料 直到另一指定材料暴露到空气中 才停止刻蚀 3 刻蚀速率控制法 刻蚀可以控制各项同性刻蚀速率以及各倾角下各向异性刻蚀速 率 4 多边形刻蚀法 以一个多边形将器件结构一分为二 根据多边形走向 将左边都 用新材料代替 右边部分保持不变 3 离子注入 影响器件结构最终的掺杂分布的因素有两个 其一为离子注入 其二为之 后的退火工艺步骤 离子注入主要影响杂质的初始分布 退火步骤会引起杂质的再分 布 而影响离子注入的主要因素有 注入离子的成分 Element 注入的剂量 Dose 注入的能量 Energy 离子注入时硅圆片的倾角 Tilt 以及离子注 入时硅圆片绕中心轴的旋转角度 Rotation 4 氧化 Sentaurus Process 中有三种氧化模型 Massoud 模型 Massoud2D 模型 Geal Grove 模型 Massoud 模型不推荐使用 Sentaurus Process 中默认使用 Massoud2D 模型 但是该模型在开始氧化步骤之前淀积 1 5 nm 的初始氧化层 为方 程提供边界条件 该厚度在较小线宽的工艺下可能已经超过了栅氧本身的厚度 这 时候就需要用 Geal Grove 模型 Geal Grove 模型在开始氧化步骤之前淀积的初始氧 化层厚度根据之后的氧化温度来确定 温度越高 淀积的初始氧化层越薄 以确保初 始氧化层厚度对总厚度的影响越小 然而 如果本身氧化层厚度 1 5 nm 大很多 生长 栅氧的时候还是推荐使用 Massoud2D 模型 5 扩散 在每一步高温处理工艺步骤中 由于杂质原子和点缺陷的扩散 会引起杂质再 分布 Sentaurus Process 中描述扩散的工艺步骤用 Diffuse 语句 描述扩散的模型 共有 5 种 Conventional Equilibrium Looselycoupled Semicoupled Pairdiffusion 其中 Conventional 模型和 Equilibrium 模型很类似 他们都只有在氧化过程中考虑点缺 陷模型并且是通过经验模型计算杂质扩散率 主要不同在于二者基于的数值方案不一 样 Conventional 模型和其他几类模型是两个不同的体系 Conventional 模型可以对 不同的材料和掺杂采用不同的扩散机制 而其余的四个模型针对不同的掺杂只能选择 静电放电 ESD 保护器件的模拟与仿真 15 同一种扩散机制 不同的只是模型系数 Equilibrium 模型 Looselycoupled 模型 Semicou