数字电子技术习题.doc

注意CI与CO注意:（1）所有与CMOS电路直接接触的工具、仪表等必须可靠接地。 （2）存储和运输CMOS电路，最好采用金属屏蔽层做包装材料。（3）将不用的输入端按照电路功能要求接电源或接地。比如将与门、与非门的多余输入端接电源，将或门、或非门的多余输入端接地。一般，接电源时需接上拉电阻；接地时需接下拉电阻。典型值1-10k。注意故OC门只适用于速度不高的场合。 三态门的主要用途是可以实现在同一个公用通道上轮流传送n个不同的信息从另一个角度理解E0和CS的作用。当E0=0，CS=1时，表示该电路允许编码，但无码可编；当E0=1，CS=0时，表示该电路允许编码，并且正在编码；当E0=CS=1时，表示该电路禁止编码，即无法编码注意：注意：注意2 、按输出信号特点分：米利型（ Mealy ）和穆尔型（ Moore ） 米利型（ Mealy ）：输出与存储电路和输入信号有关 穆尔型（ Moore ）：输出仅取决于存储电路的状态 注意:第一个筷子表示十六进制数的个位数，第二个表示十位数，即16*5+2=82，带下一个脉冲到来时置0，故有82+1=83注意置数端连在一起：注意：问题答案：M1时为六进制计数器，M0时为八进制计数器。问题：题5.16 图P5.16电路是由两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。74160的功能表见表5.3.4。答案：第（1）片74160接成十进制计数器，第（1）片74160接成三进制计数器。第（1）片到第（2）片之间为十进制，两片串接组成三十进制计数器注意：题5.29 设计一个自动售票机的逻辑电路。每次只允许投入一枚五角或一元硬币（11是无效状态），累计投入两元硬贝给出一张邮票。如果投入一元五角硬币以后再投入一元硬币，则给出邮票的同时还应找回五角钱。要求设计的电路能自启动。答案：以A=1表示投入1元硬币的信号，未投入时A=0；以B=1表示投入5角硬币的信号，未投入时B=0；以X=1表示给出邮票，未给时X=0；以Y=1表示找钱， Y=0表示不找钱。若未投币前状态为S0,投入5角后为S1，投入1元后为S2，投入1.5元后为S3，则进入S3状态再投入5角硬币（B=1）时X=1，返回S0状态；如果投入一元硬币，则X=Y=1，返回S0状态。于是得到图A5.29（a）的状态转换图。今以触发器Q1Q0的四个状态组合00、01、10、11分别表示S0、S1、S2、S3，作的卡诺图，得到图A5.29(b)。由卡诺图得出若采用D触发器，则 ，得到的电路如图A5.29(c)所示。例 1：已知D触发器，试把它转化为JK触发器。 D触发器的特征方称为：Qn+1=D JK触发器的特征方称为Qn+1=JQn+KQn，由此可以看出转化电路如下左图 参考链接：/news/2008-02/3858.htm答案：12进制答案：16进制问题（3个）：答案：9进制74LS93芯片接成图511所示电路。CPb端输入脉冲，CPa端接至端。分析电路的计数长度为多少？答案：12 我认为9513 74LS161芯片接成图513所示电路。试分析电路的计数长度为多少，画出相应的状态转换图。说明电路能否自启动。答案：120000-0010-00110100011001111000101010111100111011111 时序逻辑电路由 和 两大部分组成。组合器件 存储器件4 通过 法和 法可以将集成计数器组件构成N进制计数器。反馈归零，反馈置数28. 用位移寄存器CT74195和4造1数据选择器设计移存型序列信号发生器，要求产生序列信号为：1111001000，解:1. 构成状态转换表循环长度M=10,所以需取4位.1 1 1 1 0 0 1 0 0 0 ,1 1 1 1 0 0 1 0 0 0 表P7.A28 ( a )Q3 Q2 Q1 Q0 1 1 1 1 1 1 1 0 1 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 1 0 1 1 1表P7.A28 ( b )Q3 Q2 Q1 Q0 Q3n+1 Q2n+1 Q1n+1 Q0n+1 1 1 1 1 1 1 1 01 1 1 0 1 1 0 01 1 0 0 1 0 0 11 0 0 1 0 0 1 00 0 1 0 0 1 0 00 1 0 0 1 0 0 01 0 0 0 0 0 0 1(2) 当VCC = 9V，控制电压VCO=5V时，VT+,VT-及VT各为多少伏?(1) 当VCC = 9V，控制电压VCO = 5V时VT+ = 5V， VT- =VCO = 2.5V VT = 5V-2.5V = 2.5V7. 在使用555定时器组成的单稳态触发器(图8.2.12)时，对输入脉冲的宽度有无限制？当输入脉冲的低电平持续过长时，电路应作何修改?解:输入脉冲低电平宽度不能太宽,否则电路回翻转不回原来的稳态,改进方法应在输入端加一微分电路,使负脉冲宽度变窄.脉宽小于暂稳态时间6. 电路图P8.4所示,已知石英晶体的振荡频率为1MHZ,试画出v0和Q3的波形关系,并计数它们的频率.图P8.41 2 3 4 5 6 7 8 9CP0Q0Q1Q2Q38u S图P8.A6解:晶体稳频的多谐振荡器的振荡频率取决于晶体谐振频率即为1106HZ，其周期为1S，所以输出v0 = CP0的周期为1S.CT74LS90接成为8421BCD的9进制计数器Q3的周期为8S，频率为1/8 = 0.125106HZ =125HZ5. 设某零件加工过程中需要加热处理，先在50oC的炉温下预热3秒钟，停2秒后再送100oC的炉温下加热10秒钟，加热完毕后要求报警。试用单稳态触发器CT74121实现以上控制。解:取四片单稳,逐级串接,然后用它们输出端产生的脉冲去控制各道工序的执行机构,各工序的时间通过RC调节,这样,只要在适当时刻加入启动脉冲,系统就能自动按设计要求工作,它们时序关系如图所示.Q1 3SQ2 2SQ3 10S 1SQ4图P8.A5 ( a )电路图如下：10. 在图8.2.14 (a)所示电路中，若R1 = R2 = 5.1K，C = 0.01f,VCC = 12V，试计算电路的振荡频率。解:555定时器组成的多谐振荡器的频率为f = 9.3KHZ11. 试用555定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为20KHZ,占空比等于75%.解:由555定时器组成的多谐振荡器，在电容充电时，暂稳态持续时间为tw1 = 0.7(R1+R2)C在电容C放电时,暂稳态持续时间为tw2 = 0.7R2C所以T = tw1+tw2 = 0.7占空比q = 0.75 f =20KHZ电容C取为0.01MF,则求出R1 = 2R2, R2 =1.8K, R1 =3.6K12. 图P8.5为电子门铃电路，根据555定时器的功能分析它的工作原理（图中S为门铃按钮).图P8.5解:555定时器构成了多谐振荡器，当按钮S不合上时，清零端4上的电压为0，所以不可能发生振荡，当门铃按钮S合上后VCC通过R3对C2充电使清零端4上的电压为VCC，多谐振荡器开始振荡，推动喇叭发生,当按钮打开时，C2通过R4放电，使清零端上电压仍为0，门铃不响。13. 图P8.6是用555定时器接成的延迟报警器.当开关S断开后，经过一定的延迟时间td后喇叭开始发出声音，如果在延迟时间内将S重新闭合，喇叭不会发出声音，在图中给定的参数下，试求延迟时间td以及喇叭发出的声音的频率。振荡器的振荡频率，亦即喇叭发出声音的频率f = 9.5KHZvc (0+) = 0vc () = vcc = 12Vtd = RCln=10ln=11S12进制数：7 试用两片 74LS161 组成模为 90 的计数器，要求两片间采用异步串级法，并工作可靠。答案：方法是用 90 16=5 10 ，高位用 0101 作译码状态 , 低位用 1010 作译码状态，由此得到了置数端 L D 的连接方式。 5.6 图 T5.6 所示电路是为某接收机而设计的分频电路，初始状态为“ 00 ” ，问： （1）当 X 1 X 2 = “ 00 ”；（2）当 X 1 X 2 = “ 01 ”；（3）当 X 1 X 2 = “ 11 ”时，各种状态为几分频？画出波形图。8 指出下列各种触发器中，哪些能组成移位寄存器，哪些不能；如果能，在（ ）内打对号，否则打。5.8 (1) 基本 R-S 触发器 ( ) ； (2) 同步 R-S 触发器（ ）； (3) 主从 J-K 触发器 ( 能 ）； (4) 维持阻塞 D 触发器 ( 能 ）； (5) 边沿 J-K 触发器 ( 能 ) ； (6) CMOS 主从 D 触发器（能 ）。 题6.25 图P6.25是用555定时器接成的开机延时电路。若给定C=25F，R=91 K, VCC=12V，试计算常闭开关S断开以后经过多长的延迟时间v0才跳变为高电平。答案：延迟时间等于从SW断开瞬间到电阻R上的电压降至的时间，即1.1911032510-62.5S题5.16 图P5.16电路是由两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。74160的功能表见表5.3.4。答案：第（1）片74160接成十进制计数器，第（1）片74160接成三进制计数器。第（1）片到第（2）片之间为十进制，两片串接组成三十进制计数器。1脉冲整形电路有 。A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.555定时器答案：BC6用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为 。A.3.33V B.5V C.6.66V D.10V答案：B7以下各电路中， 可以产生脉冲定时。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器答案：B施密特触发器有两个稳态。（ ） 对 多谐振荡器的输出信号的周期与阻容元件的参数成正比。（ 对 ）2施密特触发器具有 现象，又称 特性；单稳触发器最重要的参数为 。回差 电压滞后 脉宽3常见的脉冲产生电路有 ，常见的脉冲整形电路有 、 。多谐振荡 单稳态 施密特4为了实现高的频率稳定度，常采用 振荡器；石英晶体1555定时器的最后数码为555的是 产品，为7555的是 产品。TTL CMOS6五个D触发器构成环形计数器，其计数长度为 A 。A.5 B.10 C.25 D.3215要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要 A 片。A.3 B.4 C.5 D.1016若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用 C 个触发器。A.2 B.3 C.4 D.106环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（F）7环形计数器如果不作自启动修改，则总有孤立状态存在。（T ）孤立态存在即不能自启动1同步时序电路由组合电路和存储器两部分组成。（ T ）2组合电路不含有记忆功能的器件。（ T ）3时序电路不含有记忆功能的器件。（F ）9计数器的模是指对输入的计数脉冲的个数。（ F）11在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。（ T）1寄存器按照功能不同可分为两类： 寄存器和 寄存器。移位 数码7.当由移位寄存器的第N位输出通过非门加到DSR端时，则构成 进制扭环形计数器，即为 数分频电路；若将移位寄存器的第N位和第N-1位的输出通过与非门加到DSR端时，则构成 进制扭环形计数器，即为奇数分频电路。7. 2N 偶 2N-19.2图题9.2所示电路是由两个555定时器构成的频率可调而脉宽不变的方波发生器，试说明其工作原理；确定频率变化的范围和输出脉宽；解释二极管D在电路中的作用。图题9.2解：1.工作原理：第一级555定时器构成多谐振荡器，第二级构成单稳态触发器，第一级的输出脉冲信号作为第二级电路的输入触发信号，使第二级输出VO的频率与多谐振荡器输出信号的频率相同，所以调节可变电阻R1，就可以改变VO的频率。但VO的脉宽是由单稳的参数决定的，因单稳的参数不变，所以VO的脉宽不变。于是，就可以得到频率可调而脉宽不变的脉冲波了。2. 确定频率变化的范围和输出脉宽：VO的频率变化范围为：输出脉宽： tpo=1.1R5 C33. 二极管D在电路中的作用：二极管D在电路中起限幅作用，避免过大的电压加于单稳的输入端，以保护定时器的安全。9.3图题9.3为一心律失常报警电路，图中vI是经过放大后的心电信号，其幅值vIm=4V。（1）对应vI分别画出图中vo1、vo2、vo三点的电压波形；（2）说明电路的组成及工作原理。图题9.3解：（1）对应vI分别画出图题9.3中vo1、vo2、vo三点的电压波形如图T9.3（a）示。 图T9.3(a)（2）电路的组成及工作原理：第一级555定时器构成施密特触发器，将心律信号整形为脉冲信号；第二级555定时器构成可重复触发的单稳态触发器，也称为失落脉冲捡出电路。当心律正常时，Vo1的频率较高，周期较短，使得VC不能充电至，所以Vo2始终为高电平，Vo始终为低电平，发光二极管D1亮，D2不亮，表示心律正常；当心律异常时，脉冲间隔拉大，Vo1的的周期加长，可使VC充电至， Vo2变为低电平，Vo变为高电平，发光二极管D2亮，D1不亮，表示心律失常。9.6 图题9.6为一通过可变电阻RW实现占空比调节的多谐振荡器，图中RW=RW1+RW2，试分析电路的工作原理，求振荡频率f和占空比q的表达式。图题9.6工作原理：当多谐振荡器输出端vo为高电平时，放电三极管截止，VCC经R1、RW1、D向电容C充电，充电时间常数为（R1+ RW1）C，电容C上的电压vC伴随着充电过程不断增加。当电容电压vC增大至时，多谐振荡器输出端vo由高电平跳变为低电平，放电三极管由截止转为导通，电容C经R2、RW2放电三极管集电极（7脚）放电，放电时间常数为(R2+RW2) C，此后，电容C上的电压vC伴随着放电过程由点不断下降。当电容电压vC减小至时，多谐振荡器输出端vo由低电平跳变为高电平，放电三极管由导通转为截止，放电过程结束。此后，VCC经R1、RW1、D再向电容C充电，电容电压vC由开始增大，继续重复上述充电过程。振荡频率 f=占空比 q=9.7图题9.7是救护车扬声器发声电路。在图中给定的电路参数下，设VCC=12V时，555定时器输出的高、低电平分别为11V和0.2V，输出电阻小于100，试计算扬声器发声的高、低音的持续时间。图题9.7两级555电路均构成多谐振荡器，由第一级的输出去控制第二级的5端。而第一级多谐振荡器的充放电时间常数远大于第二级，这意味着第一级的振荡周期远大于第二级。当第一级电路的输出为低电平时，致使第二级振荡器的振荡频率较高，扬声器发出高音。当第一级电路的输出为高电平时，致使第二级振荡器的振荡频率较低，扬声器发出低音。扬声器发出低音的持续时间：0.7(R1+R2)C1=1.12S扬声器发出高音的持续时间：0.7R2C1=1.05S当第一个555充电时3处为高电平，导致第二个555的5端高电平，第二个555只能依靠第一个555触发信号，问题：9.9 图题9.9所示电路是由555构成的锯齿波发生器，三极管T和电阻R1、R2、Re构成恒流源电路，给定时电容C充电，当触发输入端输入负脉冲后，画出触发脉冲、电容电压VC及555输出端vo的电压波形，并计算电容C的充电时间。图题9.8画出触发脉冲VI、电容电压VC及555输出端vo的电压波形如图T9.9所示。 图T9.9(a)计算电容C的充电时间：充电电流：充电时间：A为60进制9. 图6.33所示的由移位寄存器74LS194构成的分频器电路，要求： 列出状态迁移关系表； 指出其分频系数为多少？（分频系数与计数器的模M相同） 若由送出序列码，试写出F的输出序列。9.分频系数为15，输出序列F=1110 1011 0010 0014. 由555构成的单稳态电路，在什么情况下可省去2脚的微分环节、？在负脉冲到来前，2脚应保持高电位还是低电位？当输入信号ui负脉冲的宽度tP小于输出uo的宽度TW时，可省去RP、CP微分环节，在负脉冲到来前，2脚电位应保持为高电位才行；9个3. R-2R倒T型DAC，参考电压=-5V，输入二进制位数=10，当输入=1001010101时，求输出电压。地址输入线n=14，位线M=8注意：k与字间转化关系即1k=210字 第八章 2ROM常可分为 、 、 及 。掩膜ROM，可编程ROM（PROM），可擦除ROM（EPROM）,电可擦除ROM（E2PROM）3RAM根据存储单元的不同可分为 和 两类。SRAM DRAM 4存储器的存储容量是指 ，一个16384个存储单元的ROM，每个字8位，它应有个 字，有 条数据线和 条地址线。1、 存储单元的总和， 211， 8， 115一个容量为2564位的RAM，应有 个基本存储单元，每次访问 个基本存储单元，有 条数据线和 条地址线。2、 1024， 4， 8PLD根据阵列和输出结构的不同，可分为 、 、 和 四种基本类型。PROM PAL PLA GALPLD的基本结构由 、 、 和 四部分组成。输入电路，与阵列，或阵列，输出电路PROM与阵列 ，或阵列 。固定，可编程PLA的与阵列 ，或阵列 。可编程，可编程GLA的与阵列 ，或阵列 。可编程，输入只能读出数据，不能更改数据的存储器是（ ）ARAMBROMCPROMDEPPROMB6用ROM实现逻辑设计时，要求ROM的与阵列必须产生（ ），而用PLA实现逻辑设计时，只要产生（ ）An变量的2n个最小项；n个与项Bn变量的2n个最大项；n个或项Cn变量个与项；n变量的2n个最小项Dn个或项；2n个或项A1将存储器容量为1K的RAM扩展成存储容量为1K8的RAM。1、解：因为（1K8）/（1K4）=2，所以需要2片1K4的RAM。又，1K=210，所以需要10根地址线。扩展连接如下图所示。2将存储容量为1K8的RAM扩展成4K8的RAM。2、解：因为（4K8）/（1K8）= 4，所以需要4片1K8的RAM。又，4K=212，所以组成4K的存储器共需要12根地址线。而，1K=210，所以10根作字选线，选择存储器芯片内的单元 。地址A10、A11可利用2线-4线二进制译码器74LS139，以产生片选信号，分别去选通4片存储器芯片，从而实现字扩展。如果要扩展3位地址，则可选用3线-8线二进制译码器74LS138。扩展连接如下图所示。3用PLA实现下图所示的1位二进制数值比较器.3、解：两个1位二进制数A、B进行比较，有3种情况：AB，AB和A=B。其最简逻辑表达式为YAB=，YAB=，YA=B= +根据上面的式子，可画出由PLA实现的数值比较器的阵列结构图，如下图所示。6.在图11.2.7所示VT型A/D转换器中，设锯齿波电压的正程时间为1000uS时输入模拟电压为5V，要求输出显示3位十进制数字，试确定计数器时钟脉冲的频率。解：3位十进制数最大为999，在 1000uS时间内应计999个CP脉冲时钟脉冲的周期T=1S所以CP的频率f=1000KHZ1 、按构成材料的不同，存储器可分为磁芯和半导体存储器两种。磁芯存储器利用 来存储数据；而半导体存储器利用 来存储数据。两者相比，前者一般容量较 ；而后者具有速度 的特点。 按构成材料的不同，存储器可分为磁芯和半导体存储器两种。磁芯存储器利用 正负剩磁 来存储数据；而半导体存储器利用 器件的开关状态 来存储数据。两者相比，前者一般容量较 大 ；而后者具有速度 快 的特点。 ROM 主要由 地址译码器 和 存储矩阵 两部分组成。按照工作方式的不同进行分类，6.6 用 ispLSI 器件实现一个 用于步进电机驱动电路的序列脉冲发生器，步进电机有 A B C D E五相绕组，工作时的导通顺序为 AB-ABC-BC-BCD-CD-CDE-DE-DEA-EA-EAB-AB 。（用五个 D 触发器实现）。 要求： 1 列出状态转换表，写出状态方程， 题9.9 在图P9.9所示的D/A转换器中，已知输入为8位二进制数码，接在CB7520的高8位输入端上，VREF10V。为保证VREF偏离标准值所引起的误差LSB（现在的LSB应为d2），允许VREF的最大变化VREF是多少？VREF的相对稳定度应为多少？（CB7520的电路如图9.2.5）答案：根据题目要求，应满足习题： 7.1 填空 1 、 8 位 D/A 转换器当输入数字量只有最高位为高电平时输出电压为 5V, 若只有最低位为高电平，则输出电压为 。若输入为 10001000 ，则输出电压为 。 2 、 A/D 转换的一般步骤包括 、 、 和 。 3 、已知被转换信号的上限频率为 10kH Z ，则 A/D 转换器的采样频率应高于 。完成一次转换所用时间应小于 。 4 、衡量 A/D 转换器性能的两个主要指标是 和 。 5 、就逐次逼近型和双积分型两种 A/D 转换器而言， 抗干扰能力强；转换速度快。 1 、 8 位 D/A 转换器当输入数字量只有最高位为高电平时输出电压为 5V, 若只有最低位为高电平，则输出电压为 40mV 。若输入为 10001000 ，则输出电压为 5.32V 。 2 、 A/D 转换的一般步骤包括 采样 、 保持 、 量化 和 编码 。 3 、已知被转换信号的上限频率为 10kH Z ，则 A/D 转换器的采样频率应高于 20kH Z 。完成一次转换所用时间应小于 。 4 、衡量 A/D 转换器性能的两个主要指标是 精度 和 速度 。 5 、就逐次逼近型和双积分型两种 A/D 转换器而言， 双积分型 抗干扰能力强；逐次逼近型 转换速度快。 7.3 图 T7.2 为一个由四位二进制加法计数器， D/A 转换器，电压比较器和控制门组成的数字式峰值采样电路。若被检测信号为一个三角波，试说明该电路的工作原理（测量前在 Rd 端加负脉冲，使计数器清零） 首先将二进制计数器清零，使 U o =0 。加上输入信号（ U i 0) ，比较器 A 输出高电平，打开与门 G ，计数器开始计数， U o 增加。同时 U i 亦增加，若 U i U o ，继续计数，反之停止计数。但只要 U o 未达到输入信号的峰值，就会增加，只有当 U o =U imax 时，才会永远关闭门 G ，使之得以保持。 1 有一个逐次逼近型 8 位 A/D 转换器，若时钟频率为 250kHz 。 （ 1 ）完成一次转换需要多长时间？ （ 2 ）输入 u i 和 D/A 转换器的输出 u o 的波形如图所示，则 A/D 转换器的输出为多少？ （ 3 ）若已知 8 位 D/A 转换器的最高输出电压为 9.945V, 当 u i =6.436V 时 , 电路的输出状态 D = Q 7 Q 6 Q 0 是什么 ? 答案：（ 1 ） 在 A/D 转换过程中，由时序分配器发出脉冲信号。 转换过程如下： CP 0 将第 8 位触发器置 1 ，其余各位置 0 ，转换过程从此开始。此后， CP 1 除将第 7 位置 1 外，同时作为第 8 位触发器的时钟信号，确定高位的 1 保留还是清除。 CP 8 确定最低位即第一位触发器的状态。 CP 9 使回到初始状态。 n 位 D/A 转换器完成一次转换一般需要 n +2 个时钟周期，所以 8 位 D/A 转换器完成一次转换需要 10 个时钟周期。 （ 2 ）从图 7.8 中可见，当最高位置 “1” ，输出的模拟电压 u o (=5V) u i , 因此最高位置 “0” ；次高位置 “1” ，转换成的模拟电压 u o =2.5V 。从图中可见， u o |VREF|，电路能完成模数转换吗？为什么？在双积分型A/D转换器中，输入电压vI和参考电压VREF在极性上应相反，数值上应满足|vI|VREF|，会使第二次积分时间T2大于第一次积分时间T1，从而使第二次积分时的计数值大于2n，这一数字量不再与输入模拟电压成正比，所以不能完成正常的模数转换。10.8 n位权电阻D/A转换器如图题10.8所示。（1）试推导输出电压vO与输入数字量之间的关系式；（2）如n=8，VREF=-10V，当Rf=1/8R时，如输入数码为20H，试求输出电压值。图题10.8解：（1） （2）n=8，VREF=-10V，当Rf=1/8R时，将输入数码 (20)H=(32)D代入上式，得： Vo=40V10.9 在某双积分型A/D转换器中，计数器为十进制计数器，其最大计数容量为（3000）D。已知计数时钟频率fcp=30kHz ，积分器中R=100k，C=1F，输入电压vI的变化范围为05V。试求：（1）第一次积分时间T1；（2）求积分器的最大输出电压|VOmax|；（3）当VREF=10V，第二次积分计数器计数值=（1500）10时，输入电压vI的平均值为多少？ 解：（1）第一次积分时间是固定的，它应该是计数器计满(3000)D时所对应的时间： （2）第一次积分时： 当t=T1，VI取5V时，得Vo的最大值|VOmax|。（3）由第一次积分得：第二次积分： T=T2时，Vo=0，得： 将T2=lTCP代入，得： 第一模块：数电基础（1） F=AB+C+C+ACDF=AB+C+C=AB+C注：2421码是有权码，从高位至低位依次为2,4,2,1.注意注意注意注意注意注意： 与或非式：先求反再求反。或与式：在与或非基础上变换。或非或非：或与式基础上求两次反。写出反演式写出对偶式化简逻辑表达式注意：注意（2）（2）1 TTL 门电路输入端悬空时，应视为；（高电平，低电平，不定）此时如用万用表测量其电压，读数约为（ 3.5V ， 0V ， 1.4V ）。 答案： TTL 门电路输入端悬空时，应视为 高电平 ；（高电平，低电平，不定）此时如用万用表测量其电压，读数约为 1.4V （ 3.6V ， 0V ， 1.4V ）。 2 图示电路为 TTL 门电路，若用高内阻电压表各图 M 点的电压，估算一下量测出 M 点的电压为多少伏，并说明理由。 答案：输入悬空时为高电平， M= “ 0 ” ， V M =0.3V 三态门输出为高阻， M 点电位由后面“与或非”门的输入状态决定，后面与门中有一输入为 0 ，所以 V M =0V 。 3 图示电路为 TTL 三态门。三态门控制端波形如图所示，试分析此电路能否正常工作，为什么？答案： 不能正常工作，因为不能同时有效，即不能同时为低电平2.7 图 2.3 所示电路中， G 1 、 G 2 、 G 3 是 74LS 系列的 OC 门，输出高电平时漏电流 Icex=100 A ，其输出电流 I LOmax =8mA ； G 4 、 G 5 、 G 6 是 74LS 系列的与非门，其输入电流 I iL =400 A ， I iH =20 A 。试计算电阻 R L 的取值范围。2.7 3个oc门n=3，6个输入端数k=6，3个ttl门m=3,Uohmax=2.4,Uolmax=0.4问题：题2.5 在图P2.5由74系列TTL与非门组成的电路中，计算门GM能驱动多少同样的与非门。要求GM输出的高、低电平满足。与非门的输入电流为。时输出电流最大值为，时输出电流最大值为。GM的输出电阻可以忽略不计当VO=VOH=3.2V时，可求得题2.10 试说明在下列情况下，用万用表测量图P2.10的端得到的电压各为多少：（3）接高电平（3.2V）；（4）经51电阻接地；（3）1.4V（4）0V2. 以下电路中可以实现“线与”功能的有 。A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门答案：CD3以下电路中常用于总线应用的有 。A.TSL门 B.OC门 C. 漏极开路门 D.CMOS与非门答案：A（三态门）6对于TTL与非门闲置输入端的处理，可以 。A.接电源 B.通过电阻3k接电源 C.接地 D.与有用输入端并联答案：ABD4两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（ 对 ）CMOS或非门与TTL或非门的逻辑功能完全相同。（对 ）1. 集电极开路门的英文缩写为 门，工作时必须外加 和 。电源 负载LS表示 。低功耗肖特基c. 门电路是组合电路的基本单元. a. 符号图框内所有变量均为正逻辑。若译码器只有一个输出端为有效电平，其余输出端为相反电平，则被称为惟一地址译码电路，或基本译码器。扩展为4-16译码器：注意d. TTL集成电路的低电平驱动能力比高电平驱动能力大得多，所以常用低电平有效的七段译码器。 注意注意注意：注意在注意数据选择器与数据分配器中地址控制的作用是相同的。对用数据选择器可实现时序逻辑电路。错12、当编码器 74LS147 的输入端 I 1 、 I 5 、 I 6 、 I 7 为低电平，其余输入端为高电平时，输出信号为 。 A.1110 B.1010 C.1001 D.1000注意74147是优先编码器I9优先级最高，I0最低，结果以反码输出，故选D1、 某组合逻辑电路如图所示，列出真值表试分析其逻辑功能13、输入的数为奇数时，发光二极管亮。DCBAF000000001100100001110100001011011000111110000100112 用集成四位全加器 74LS283 和适当的门构成电路，实现 BCD 8421 码 到 BCD2421 的转换，写出设计过程，画出电路图。 答案： 若输入 DCBA 为 BCD 8421 码 ，列表可知 DCBA 为 BCD 2421 码 。问题:4 分析图所示电路的逻辑功能，并用与非门实现。（写真值表）答案： 3.14 设计一个多功能组合数字电路，实现下表所示逻辑功能。表中 C 1 ， C 0 为功能选择输入信号； A ， B 为输入变量； F 为输出。 1 、列出真值表，写出 F 的表达式； 2 、用八选一数据选择器和门电路实现。 1 、 2 、用八选一数据选择器和门电路实现。 3.16 分析图 3.8(a) 所示电路 , 写出 L ， Q ， G 的表达式，列出真值表，说明它完成什么逻辑功能；用图 3.8(a) 所示电路与集成四位数码比较器（如图 3.8(b) 所示）构成一个五位数码比较器。 注意在不定状态前Q与Q非的状态问题：4.5 请用一个与门和一个 D 触发器构成一个 T 触发器。 4.5 T=1时翻转，T=0时保持，题3.25 试利用两片4位二进制并行加法器74LS283和必要的门电路组成1个二十进制加法器电路。（提示：根据BCD码8421码的加法运算原则，当两数之和小于、等于9（1001）时，相加的结果和按二进制数相加所得到的结果一样。当两数之和大于9（即等于10101111）时，则应在按二进制数相加所得到的结果上加6（0110），这样就可以给出进位信号，同时得到一个小于9的和。）答案：由表可见，若将两个8421的二十进制数A3 A2 A1 A0和B3 B2 B1B0用二进制加法器相加，则当相加结果9（1001）时，得到的和S3 S2 S1S0就是所求的二十进制的和。而当相加结果10（1010）以后，必须将这个结果在另一个二进制加法器加6（0110）进行修正，才能得到二十进制的和及相应的进为输出。由表可知，产生进为输出的条件为，产生的同时，应该在S3 S2 S1S0上加6（0110），得到的和就是修正后的结果。故得4存储8位二进制信息要 个触发器。A.2 B.3 C.