四位二进制加法器的设计.doc

长 安 大 学电 子 技 术 课 程 设 计四位二进制加法器专 业 班 级 姓 名 指导教师 日 期 四位二进制加法器 一、 技术要求（1） 四位二进制加数与被加数输入（2） 二位数码管显示二、 摘要理论上，由二进制数算法的运算可知，加、减、乘、除运算都可分解成加法进行运算，而实际上，为了减少硬件复杂性，这些运算基本上也是通过加法来实现的。此次设计的是简单的四位二进制加法器。设计中通过不断改变脉冲信号，来控制数码管的显示。本次设计选择一个超前进位的4位全加器74LS283。译码器选择五输入八输出的译码器，用二位数码管显示，采用七段显示译码器。本次设计采用的是共阴极数码管，所以选择74ls48译码器三、 总体设计方案论证与选择 设计四位二进制加法器，可以选择串行二进制并行加法器，但为了提高加法器的运算速度，所以应尽量减少或除去由于进位信号逐级传递所花费的时间，使各位的进位直接由加数和被加数来决定，而无须依赖低位进位，因而我们选择超前进位的4位全加器74LS283。 设一个n位的加法器的第i位输入为ai、bi、ci，输出si和ci+1，其中ci是低位来的进位，ci+1（i=n-1，n-2，1，0）是向高位的进位，c0是整个加法器的进位输入，而cn是整个加法器的进位输出。则和 si=ai + bi + ci+aibici (1) 进位ci1=aibi+aici+bici (2) 令gi=aibi， (3) pi=ai+bi, (4) 则 ci1= gi+pici (5) 只要aibi=1，就会产生向i+1位的进位，称g为进位产生函数；同样，只要ai+bi=1，就会把ci传递到i+1位，所以称p为进位传递函数。把(5)式展开，得到 ci+1= gi+ pigi-1+pipi-1gi-2+ pipi-1p1g0+ pipi-1p0c0 (6) 随着位数的增加(6)式会加长，但总保持三个逻辑级的深度，因此 形成进位的延迟是与位数无关的常数。一旦进位（c1cn-1）算出以后，和也就可由（1）式得出。 使用上述公式来并行产生所有进位的加法器就是超前进位加法器。产生gi和pi需要一级门延迟，ci 需要两级，si需要两级，总共需要五级门延迟。与串联加法器（一般要2n级门延迟）相比，（特别是n比较大的时候）超前进位加法器的延迟时间大大缩短了。 四、 设计方案的原理框图、总体电路图、接线图及说明 加 法 器译码器译码器译码器总体原理图74LS283 X4 X3 X2译 X1码器 Y4Y3Y2Y174LS48A3A2A1A074LS48B3B2B1B0总体接线图五、 单元电路设计、主要元器件选择与电路参数计算 （1）加法器 本次设计采用的是四位二进制超前并行加法器，选用的是74LS283型号74LS283引脚图A3 A2 A1 A0B3 B2 B1 B0C1S4 S3 S2 S10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 00 0 0 00 0 0 10 0 0 10 0 0 10 0 0 10 0 0 10 0 0 10 0 0 10 0 0 10000000000 0 0 00 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 174LS283真值表74LS283逻辑说明：74LS283上有两组数据输入端A3,A2,A1,Ao，B3,B2,B1,Bo和进位信号输入端Co，求和信号，进位信号分别由S4,S3,S2,S1及C1输出。图中输入端A3,A2,A1,Ao分别接一个逻辑开关，输入端B3,B2,B1,Bo分别接另4个逻辑开关，Co接一个逻辑开关。（2）译码器设计十进制数输 入输 出C14S3S2S1Y4Y3Y2Y1X4X3X2X101234567891011121314151617181920212223242526272829300000000000000000111111111111111000000001111111100000000111111100001111000011110000111100001110011001100110011001100110011001010101010101010101010101010101000000000000000000000000000000000000000000000000000000000000000000000000000000000001111111111100000000001111111111000000000010000000011000000001100000000110000011110000001111000000111100000110011000011001100001100110000101010101010101010101010101010七段显示译码器74LS48 是 BCD 码到七段码的显示译码器，它可以直接驱动共阴极数码管。它的管脚图如图图 74LS48的引脚排列它的功能表为： 输入 输出abcdefg0(输入)0000000011111111 8100000000000000110000111111100110001101100001210010111011012310011111110013410100101100114510101110110115610110100111116710111111100007811000111111118911001111110119101101010001101111101110011001121110010100011131110111001011141111010001111151111110000000表74LS48的功能表74LS248（48）共阴极接法：图中ABCD是8421BCD码的输入信号，a、b、c、d、e、f、g是七段显示译码输出信号，LT，RBI，BI为控制端，灯测试输出端LT：当LT=0，BI=1时无论A B C D为何种状态，a、b、c、d、e、f、g状态均为1，数码管七段全亮，显示“8”字形，用以检查七段显示器是否正常工作。灭零输入端RBI：当RBI=0时，且LI=1，BI=0时，若A B C D的状态均为0，则所有光段均灭。在数字显示中用以熄灭不必要的0，灭灯输入/灭零输出端BI：BI=0时，无论LI、RBI及数码管输入A、B、C、D状态如何，输出a、b、c、d、e、f、g均为0七段全灭，不显示数字，当BI=1时显示译码器正常工作。（3）数码管： 一个LED数码管可用来显示一位09十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为22.5V，每个发光二极管的点亮电流在510mA。六、材料清单74LS283加法器、中间译码器一个、2个74Ls48集成块、14*510欧的电阻，2个数码管。七、收获与体会 （1）此次课程设计主要研究及设计了简单的四位二进制加法器，使我更好的了解了其中的原理，更深刻的体会到了电工的重要性及实用性。（2）通过这次课程设计，加强了我们动手、思考和解决问题的能力。（3）锻炼了自己的独立思考能力及组织能力，加强了同学之间对于知识的交流。八、调试中出现的故障、原因及排除方法故障A、无论怎么改变输入端的值，LED始终不亮。原因1：通过检查，发现面包板的有些接口是坏的。排除方法：更换器件用到的面包板的接口位置，直到确保面包板的接口完好为止。原因2：经过检查发现所用面包板的接口是完好好的，而当单片机插入后，信号无法输入或者输出。排除方法：调换导线或者跟换同类插孔使用，若情况得不到改善，则将导线直接插到和引脚同一个接口中。故障B、经过检查确认电路正确后，接通电源，LED不能稳定发光。原因：导线插入面包板接口中牢固，节点处接触不良。排除方法：耐心地将导线一个一个插紧，用万用表检查是否存在同一点有断路现象即可。