题目 DMR数字对讲机的方案设计.docx

题目： DMR数字对讲机的方案设计 院（系） 信息科学与工程学院 专 业 通信工程 届 别 2008届 学 号 0815231050 姓 名 卢淦光 指导老师 讲师 郑灿民 华侨大学教务处印制 2012年6 月 I摘 要 本文设计了基于HR_C5000的DMR数字对讲机硬件设计方案，采用宏睿通信的HR_C5000芯片作为基带信号处理及DMR协议处理芯片；射频采用原有模拟对讲机射频通道；声码器采用AMBE3000，以取得较好的数字话音效果；CPU采用LPC2368作为主控芯片，进行液晶显示控制、键盘控制及PC连接控制等相关控制。以上硬件方案的设计可以实现数字对讲机的语音通道功能、人机交互功能、存储功能、信息采集功能、电源管理功能、射频通道功能、辅助功能。拥有这些功能之后就可以实现对应的支持全双工、半双工语音、数据通信及中继模式的应用，兼容模拟FM应用，具有键盘支持中英文短信输入，支持16个频道，用户自定义按键，电量指示，信号强度指示以及PC数据传送功能，本设计方案达到了DMR数字对讲机的要求。 关键词：数字对讲机；DMR协议；HR_C5000；LPC2368ABSTRACTDigital interphone has many advantages, first of all, it can make better use of spectrum resources, followed by it improve voice quality. Because Digital communication technology has system error correction, compared with analog interphone, it can achieve a better voice audio quality. Received audio noise will be less, the sound is clearer. Until 2010, many manufacturers introduced their own definition of communication protocols, digital radio, an open standard for digital radio is the two protocols of dPMR and DMR.To meet DMR digital radio design requirements, design based HR_C5000s DMR digital radio hardware design, the program uses independent research and development of the macro Core Communications HR_C5000 chip as the baseband signal processing and the DMR protocol processing chip; RF using the original analog walkie-talkie radio frequency channel; the Vocoder to using the AMBE3000, to obtain a better digital voice effects; CPU using the LPC2368 as master chip, LCD control, keyboard control and PC Connection Control.More than the design of the hardware scheme can achieve the function of the voice channels of digital radio, interactive features and storage capabilities, information collection functions, power management features, the RF channel function, and accessibility. With these features can be achieved corresponding to support full-duplex, half-duplex voice, data communications and relay-mode applications, compatible with analog FM applications, has the English text input keyboard support, support for 16 channels, user-defined keys the battery indicator, signal strength indicator, as well as PC data transfer capabilities, the design can achieve all the functions of requirement.keywords： digital interphone， DMR protocol， HR_C5000；LPC2368目 录 摘 要1ABSTRACT2引 言4一、HR_C5000简介 4二、整机主要技术指标 5三、数字对讲机硬件设计方案 61、硬件系统功能描述72、硬件系统详细设计72.1控制板详细设计 72.2手咪板详细设计 102.3基带板详细设计 10四、软件方案设计 20结 语 26注 释 26参考文献 27后 记 28引 言在对讲机技术发展的多年历史中，模拟技术应用已经非常成熟，关键器件已很可靠，能够基本满足现有客户消费群体的基本需求，可以说为多种行业的发展都作出了巨大的贡献。但是，随着社会经济与科技的发展，许多政府部门、警察、公共安全、公用设施、医疗、消防及一些特殊部门等对移动终端又不断提出了更加专业、安全、稳定、健康、便捷的要求。 无线对讲机由于具有即时通信、经济实用、成本低廉、使用方便以及无需通信费等优点，因此广泛应用在民用、紧急事件处理等方面。尤其在紧急事件处理以及没有手机网络覆盖的情况，对讲机更加显示出它的不可取代的地位。如今，模拟对讲机仍然占据绝大部分的市场，但是由于数字通信可以提供更丰富的业务种类，更好的业务质量、保密特性和连接性，以及更高的频谱效率，因此数字对讲机的研究、生产和使用是与时俱进的，符合信息化、数字化发展的必然趋势。DMR（Digital Mobile Radio，数字移动无线电）协议是欧洲电信标准协会(ETSI)于2004 年所提出的一种新型的数字集群通信协议，具有很好的发展前途。本系统就是基于DMR 协议的开发板，主要是满足HR3.002 项目组的芯片代码验证，同时也能实现开发板的数字对讲和短信收发等功能。 一、 HR_C5000简介HR_C5000芯片为宏睿通信技术有限公司自主研制的符合DMR（ETSI TS102 36）标准的数字对讲机专用芯片。芯片采用4FSK调制解调技术，在12.5kHz信道中采用2时隙的TDMA通信机制实现2路数字话音和数据通信传输，支持全双工、半双工通信。芯片设计采用物理层、数据链路层和呼叫控制层分层设计，独立开放用户接口，充分开放状态信息和配置接口，方便用户进行深度二次开发，支持协议参数配置，适用于数字对讲手台、专用集群终端以及低速数据、话音传输终端应用，支持中继和有中心方式下的终端应用。芯片采用C-Bus和McBSP、CHS接口无缝对接CMX638、AMBE3000、AMBE1000等声码器芯片，同时提供标准SPI接口，灵活选择声码器，支持加密话音、数据接口，同时为数字话音录音、回放及提示音输入提供接口。内置CodeC，实现两路Mic输入和Line_out及HPOUT输出，提供Mic增益控制和Line_out、HPOUT音量控制，有效减少用户外围器件，同时为外部CodeC配置标准I2S接口。芯片内置高性能双通道AD/DA单元，发送射频接口采用单端输出，支持基带IQ、中频IQ、中频及两点调制，其中两路信号的偏置电压及幅度分别可调；接收射频接口采用差分输入方式，支持基带IQ、中频IQ及中频，两路信号的偏置独立可调。采用标准模拟对讲机处理单元，支持12.5kHz/25kHz信道通信，支持语音压缩、解压缩，加重、去加重。二、 整机主要技术指标表1 整机主要指标信道间隔12.5kHz多址方式TDMA天线端口最大输出功率手持台：1W、4W最大功率变化容限1.5dB（正常） +2/-3dB（极限）载波频率误差正常条件： 1.5kHz（移动台/手持台）极限条件： 2.5kHz1.5ppm调制邻信道功率12.5kHz -60dB25kHz -70dB发送互调衰减40dB天线端口杂散发射（发射机）9kHz1GHz -36dBm 1GHz12.75GHz -30dBm 机箱端口杂散发射（发射机）30MHz1GHz -36dBm 1GHz12.75GHz -30dBm 瞬态切换邻道功率12.5kHz -50dB 25kHz -60dB 占用带宽12.5kHz/25kHz接收机杂散辐射30MHz1 GHz -57 dBm 1 GHz12.75 GHz-47 dBm邻道选择性60dB12.5kHz/70dB25kHz接收互调抑制70dB阻塞特性84dB带外杂散抑制70dB工作频率范围400470MHz接收灵敏度-120dB(BER150mVppAGCAGC控制信号05VTV电调滤波器控制信号05VRSSI接收信号能量指示其中模拟量由DAC芯片TLV5631提供。下面介绍射频的收发链路的具体电路。图7 两点调制、中频接收的射频原理框图a) 发射机链路发射机主要有发射两点调制模块、功放模块、功率控制模块等组成。l 两点调制模块图8 两点调制信号HR_C5000输出的FSK相位信号与图中MOD3、MOD4相连。通过运放TA75W01FU进行信号转换，其中AMP BIAS、NDAMDA均为可调节模拟电压，用于控制MOD1、MOD2信号的偏置。其中MOD1主要用于控制发射VCO的微调压控二极管HVC351，MOD2用于控制16.8MHz参考时钟的AFC控制脚。而AD5165为可调节电阻，用于调节MOD1、MOD2两路信号的比例关系。经两点调制输出的信号能量为-24dBm。l 功放模块功放模块主要包括预放, 中放和功放三大块。预放电路：预放由2SC5108和2SC4988两级放大组成， 2SC5108的增益大概20dB. 2SC4988增益大概10dB; 输入中放的功率大概0dBm左右。中放电路：由RQA0005构成，放大增益大概20dB。功放电路：由RQA0002构成，放大增益大概10dB。图9 功放模块电路l 功率控制模块功率控制模块主要由功率检测电路，功率比较电路和静态工作点控制电路三部分组成。功率检测电路：由高精度近0欧电阻检测，根据功率对应于电流的消耗检测电流变化信号。功率比较电路：比较所需的理想电平信号和所检测到的信号的差异，确定静态工作点的控制电压；该比较电路功能由NJM2904完成。静态工作点：静态工作点由DAC输出APC电压进行控制，同时根据时隙切换的要求，做RAMP处理，以减少射频的杂散。图10 功率检测模块b) 接收机链路l 接收链路预算表3 接收链路预算天线前端低通收发开关电调滤波器LNA电调滤波器混频器匹配电路混频器增益（dB）-0.5-0.5-120-1-33NF-0.5-0.5-1-1.5-10-5插损-0.5-0.5-1-1-3ACS000000输出匹配中频滤波器中频放大器低中频滤波器NJM2287TOTAL增益（dB）-3-325-3100136NF0-3-1.5-30-5插损-3-30-30-14AC 两级电调滤波器及LNA两级电调滤波器电路的通频带在工作频段内移动，以获得较好的选频特性；同时要求很好的抑制镜频信号。一般说，每级电调滤波器插损为1dB左右。LNA采用固定增益模式，选用分离管子AT41511。图11 两级电调滤波器及LNA原理图l 一中频处理电路一中频处理电路主要由第一级混频器、一中频滤波器、一中频放大器等组成。其中第一级混频器采用有源混频器模型，选用分离管子3SK318。接收本振信号RX-LO的注入电路通过2SC5108作缓冲。一中频滤波器选用KDS 的49.95MHz滤波器，其带宽为7.5kHz，邻道抑制在15dB左右。一中频放大器由2SC5108完成, 增益大概为25dB。图12 l一中频处理电路l 二中频处理电路二中频处理电路主要由NJM2287及二中频滤波器组成。NJM2287主要将一中频信号混频至450kHz的二中频信号，同时完成中频信号的能量检测及二中频信号的放大、限幅等。其中，中频混频器的本振信号LO由16.8MHz的3次谐波通过滤波得到，由2SC5108缓冲；图13 l二中频处理电路二中频滤波器，采用村田的450kHz的带通滤波器，带宽选用4.5kHz,其邻道抑制大于40dB。c) 射频前端电路设计射频前端电路主要由天线前端低通滤波器及天线开关组成。天线前端低通滤波器主要用于抑制发射的二次谐波和三次谐波，其对二次谐波抑制比为58dB，三次谐波抑制比为80dB。天线开关主要用于收发隔离，本方案采用的开关二极管为HVC131。图14 l射频前端电路d) PLL电路本方案PLL电路采用的是双VCO、单锁相环的结构设计，其中一个VCO用于发射、一个VCO用于接收，可以通过收发T/R信号进行切换。如图3所示。锁相环芯片采用SKY72300，主要完成鉴相、分频比较、CP输出等功能，频率由CPU通过SPI口进行配置。在本方案中，采用SKY72300的主通道，同时采用分数锁相环形式，以加快切换速度；环路滤波器功能由分立器件组成, 主要完成将电流信号转成电压信号及环路滤波功能；收发VCD则通过HVC350B压控二极管实现, 和后面的震荡器一起构成调谐电路；收发振荡荡器均由2SK508K52结场效应管组成,采用电容三点式振荡电路；收发VCO的选择, 由UMC4完成；缓存放大模块，通过提取VCO的鉴相信号,经过2SC5108放大后,送SKY72300进行分频鉴相。图15lPLL电路四、软件设计方案1、短数据软件说明1.1 确认IP短信发送过程确认IP发送流程图，如图图1.1.1和图1.1.2三层确认发IP。图1.1.1三层确认发IP图1.1.2三层确认发IP1.2 确认IP短信接收 1.3 确认define短信发送确认define短信发送过程与确认是IP短信的发送过程大致一样，只是开始发送前配置寄存器有所不同。1.4 确认define短信接收确认define短信接收过程与确认IP接收过程一样，只是最后收完数据后不进行解IP和IP校验反馈的过程。1.5 确认RAW短信发送a：配置寄存器reg65为0x79。其他与确认defined一样。1.6 确认RAW短信接收与确认define接收一致。1.7 确认SP短信发送a：配置寄存器reg65为0xF9，其他与确认defined一样。1.8 确认SP短信接收与确认define接收一致。1.9 个号非确认数据发送1.10 个号非确认数据接收1.11 组模式数据发送a：配置寄存器reg65为0x0a，非确认模式，1/2速率，Data packet with unconfirmed delivery。b：配置寄存器reg71为0x40，配置帧头类型为IP based Packet data。c：配置寄存器reg70为0x00，ns和fsn为0.。d：配置寄存器reg61reg63，对应为本次短数据地址的低8bit，中8bit和高8bit地址。e：配置寄存器reg6e的低3bit，为发送数据长度的高3bit。f：配置寄存器reg6f，为发送数据长度的低8bit，g：配置寄存器reg11为0x80，配置为单工工作模式。h：将数据用函数FPGASendStr（）发送到FPGA以0x30为首地址内存中。i：配置寄存器reg64为00，表示数据单头。j：配置寄存器reg60为0x40，数据发送请求。1.12 组模式数据接收过程组模式数据接收过程与个号非确认数据接收相同。2、语音软件流程2.1 语音OACSU模式的发送过程系统设备上电后，首先进行一系列的初始化，包括FPGA和声码器等设备的初始化。2.2 语音OACSU模式的接收过程语音OACSU模式的接收流程图，如图1.6 OACSU语音接收。图1.6 OACSU语音接收2.3 语音组呼模式的发送过程 (1) 组呼发送：按下CALL键后，按键中断函数会检测到按键的状态为呼叫键，首先调用通话初始化函数TaskCallDuraInit()，初始化函数首先对要在通话界面上显示的时间变量进行同步初始化，然后将目的地址赋予全局变量SDESADDR，组呼地址为61235，对菜单的一些全局变量的初始化，然后将挂起的呼叫屏幕显示任务唤醒。 (2) 这时FPGA会产生一个中断，读取中断类型寄存器0x52，此处得到的值应为0x40即发送状态寄存器，具体属于哪种发送状态寄存器还继续读取发送状态寄存器0x84，此处0x84寄存器的值为0x80语音发送，此处的寄存器主要用于呼叫界面显示函数。然后将寄存器0x83配0x40清除发送中断标志。然后FPGA会发送语音数据。(3) 松开呼叫键，语音通话结束，菜单显示函数MENULoop （），得到按键值后调用CallStop() 函数，此函数设置一系列屏幕显示用变量，然后将寄存器0x60置为0x00清除发送请求。FPGA产生中断，读取中断状态寄存器0x52，此处得到的值应为0x20即发送结束寄存器，具体的哪种寄存器要看寄存器0x86的值，此处读出0x86的值如果为0x80则为发送正常结束，将发送标志g_FpgaTx置0为发送完成状态，调用函数CALLDURA_STOP()和函数CALL_STOP()来结束通话。2.4 语音组呼模式的接收2.5 语音个呼全双工模式的发送2.6 语音个呼全双工模式的接收与组呼类似，只是在接受到语音帧头后配置的寄存器不同。a：配置寄存器reg66为0x03，配置成个呼模式。b：配置寄存器reg68为0x20，Use Reserved Bit for duplex。c：配置寄存器reg11为0x40，双工模式。d：配置寄存器reg61reg63，对应为本次呼叫的个呼地址的低8bit，中8bit和高8bit地址。e：配置寄存器reg64为0x00，默认发语音单头。2.7 语音个呼模式的发送过程a：配置寄存器reg66为0x03，配置成个呼模式。2.8 语音个呼模式的接收过程与组呼一样。结 语本硬件平台是为HR_C5000 芯片提供一个开发平台，也为以后的数字对讲机整机方案做一个技术铺垫。本方案设计中，采用FPGA+AD/DA+语音Codec 构成HR_C5000 的原型，外围配备的电路以对讲机厂家较常采用的方案作为参照，从而保证在HR_C5000 经过MPW 形成样片后，能够直接采用本开发平台的方案实现给用户的最终解决方案。DMR 开发板的总体硬件系统构架按照功能分为以下几个部分：电源模块、信号处理模块、音频编解码模块、语音Codec 模块、人机界面和传感器、射频模块和GPS 模块等。其中信号处理模块使用FPGA 实现