计算机组成原理专业复习知识.doc

第一章 1、计算机的性能指标：吞吐量、响应时间、利用率、处理机字长、总线宽度、存储器容量、存储器带宽、主频/时钟周期、CPU执行时间、CPI、MIPS、MFLOPS。 2、字长：通常把组成一个字的二进制位数叫做字长。3、数据字：如果某字代表要处理的数据，则称为数据字。4、指令字：如果某字为一条指令，则称为指令字。5、系统总线：系统总线是构成计算机系统的骨架，是多个系统部件之间进行数据传送的公共通路。6、计算机系统的层次结构：计算机通常由五个以上不同的级组成，每一个级都能进行程序设计：第一级是个微程序设计级或者逻辑电路级。这是一个实在的硬件级，由硬件直接执行。第二级是一般机器级，也称为机器语言级，它由微程序解释机器指令系统。这一级也是硬件级。第三级是操作系统级，它由操作系统程序实现。这些操作系统由机器指令和广义指令组成，广义指令是操作系统和解释的软件指令，所以这一级也称为混合级。第四级是汇编语言级，它给程序人员提供一种符号形式语言，以减少程序编写的复杂性。这一级由汇编程序支持和执行，如果应用程序采用汇编语言编写时，则机器必须要有这一级的功能；如果应用程序不采用汇编语言编写，则这一级可以不要。第五级是高级语言，它是面向用户的，为方便用户编写应用而设置的。这一级由各种高级语言编译程序支持和执行。7、通用计算机分为：超级计算机、大型机、服务器、工作站、微型机、单片机六类，其结构复杂性、性能、价格依次递减。8、计算机的硬件：是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。课后练习：4、冯诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？1).采用二进制形式表示数据和指令。指令由操作码和地址码组成； 2).将程序和数据存放在存储器中，使计算机在工作时从存储器取出指令加以执行，自动完成计算任务。这就是“存储程序”和“程序控制”（简称存储程序控制）的概念；3).指令的执行是顺序的，即一般按照指令在存储器中存放的顺序执行，程序分支由转移指令实现。4).计算机由存储器、运算器、控制器、输入和输出设备五大基本部件组成，规定了5部分的基本功能。5、什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？1).存储容量：存储器所有存储单元的总数称为存储器的存储容量，通常用KB、MB、GB、TB来。 2).单元地址：通常，在存储器中把保存1个数的16个触发器称为存储单元。存储器是由许多存储单元组成的，每个存储单元都有编号，称为地址。 3).数据字/指令字：由于计算机使用的信息既有指令又有数据，所以计算机既可以代表指令，也可以代表数据。如果某字代表要处理的数据，则称为数据字；如果某字为一条指令，则称为指令字。7、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？一般来讲，取指周期中从内存读取的信息流是指指令流，它流向控制器；而执行周期从内存读取的信息流是数据流，它由内存流向运算器。第二章 1、计算机中常用的数据表示格式有两种：一种是定点格式，一种是浮点格式。定点格式通常将数据表示成纯小数或者纯整数。 2、浮点数的表示方法：（N）R=MRe中的e值是可变的。 3、数字机器码的表示：原码、补码、反码、移码。4、校验码分为奇校验和偶校验。奇校验位C非定义偶校验码C的定义为： 5、补码加法的公式：X补+Y补=X+Y补6、为了判断“溢出”是否发生，可采用两种检测方法。第一种方法是采用双符号位法，这称为“变形补码”，从而可使模2n+1补码所能表示的数的范围扩大一倍。 第二种溢出检测方法是采用单符号位法。当最高有效位产生进位而符号位无进位时，产生正溢；当最高有效位无进位而符号位有进位时，产生负溢。课后练习：5已知x和y，用变形补码计算x+y，同时指出结果是否溢出。12 / 12（3）x=-10110 y=-00001解：X变形补=1101001，Y变形补=1111111，X+Y变形补=1101001，如下图所示：x补 = 1 1 0 1 0 1 0y补 = +1 1 1 1 1 1 11 1 0 1 0 0 1 则 x+y = -0.10111，无溢出6已知x和y，用变形补码计算x-y，同时指出运算结果是否溢出。 （3）x=11011 y=-10011解：x = 0.11011 y = -0.10011x补 = 0 0. 1 1 0 1 1y补 = +0 0. 1 0 0 1 1 0 1. 0 1 1 1 0 结果有正溢出，X-Y=100104将下列十进制数表示成IEEE754标准的32位浮点规格化数。 （2）-27/64解：-27/64= -0.41875D= -0.011011B，表示成浮点格式为-0.01101120=-1.10112-2.根据IEEE754的单精度表示公式(-1)s1.M2E-127，将该数表示为-1.10112-2=(-1)11.1011 0000 0000 0000 0000 0002125-127，即符号位S=1，阶码位E=125D=0111 1101B，尾数部分M=101 1000 0000 0000 0000 0000，因此-27/64表示成IEEE754标准的32位浮点规格化数为1 01111101 101 1000 0000 0000 0000 00007用原码阵列乘法器、补码阵列乘法器分别计算xy。 （2）x= -11111 y= -11011原码阵列解：x = -0.11111, y = -0.11011符号位: x0y0 = 11 = 0x补 = 11111, y补 = 110111 1 1 1 1X）1 1 0 1 11 1 1 1 11 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 1 0 1x*y补 = 0,11010,00101带求补器的补码阵列解：x补 = 1 00001, y补 = 1 00101乘积符号位单独运算110尾数部分算前求补输出X11111，y110111 1 1 1 1X）1 1 0 1 11 1 1 1 11 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 1 0 1XY0.11010001018用原码阵列除法器计算机xy（注：先乘1个比例因子变成小数）。 （1）x=11000 y=-11111要先乘1个比例因子变成小数，则X=0.11000，X补=0.11111X原=0.1100，Y原=0.11111，X补=00.11000，Y补=00.111111，-Y补=11.00001 解： 0 0.1 1 0 0 0 X-Y 1 1 .0 0 0 0 1 1 1 .1 1 0 0 1 0 X+Y 1 1. 1 0 0 1 0 0 0 .1 1 1 1 1 0 0. 1 0 0 0 1 1 X-Y 0 1. 0 0 0 1 0 1 1. 0 0 0 0 1 0 0. 0 0 0 1 1 1 X-Y 0 0. 0 0 1 1 0 1 1. 0 0 0 0 1 1 1. 0 0 1 1 1 0 X+Y 1 0. 0 1 1 1 0 0 0. 1 1 1 1 1 1 1. 0 1 1 0 1 0 X+Y 1 0. 1 1 0 1 0 0 0. 1 1 1 1 1 1 1. 1 1 0 0 1 0 X+Y 0 0. 1 1 1 1 1 0 0. 1 1 0 0 0所以X/Y=0.11000，XY=-1；因此原码不变恢复法X原=X补=011000 -y补=10001被除数X 0 1 1 0 0 0+-y补 1 0 0 0 0 1 余数为负 1 1 1 0 0 1 0 左移 1 1 0 0 1 0+y补 0 1 1 1 1 1 余数为正 0 1 0 0 0 1 1左移 1 0 0 0 1 0+-y补 1 0 0 0 0 1余数为正 0 0 0 0 1 1 1左移 0 0 0 1 1 0+-y补 1 0 0 0 0 1余数为负 1 0 0 1 1 1 0左移 0 0 1 1 1 0+-y补 0 1 1 1 1 1余数为负 1 0 1 1 0 1 0左移 0 1 1 0 1 0+y补 0 1 1 1 1 1余数为负 1 1 1 0 0 1 0+y补 0 1 1 1 1 1 余数 0 1 1 0 0 0故X/Y原=1.11000即X/Y=-0.11000余数为011000 9设阶码3位，尾数6位，按浮点运算方法，完成下列取值的x+y，x-y运算： （1）x=2-0110.100101 y=2-010（-0.01110）解：x = 2-011*0.100101, y = 2-010*(-0.011110) x浮 = 11101,0.100101 y浮 = 11110,-0.011110 Ex-Ey = 11101+00010=11111x浮 = 11110,0.010010(1)x+y 0 0. 0 1 0 0 1 0 (1) + 1 1. 1 0 0 0 1 01 1. 1 1 0 1 0 0 (1) 规格化处理: 1.010010 阶码 11100 x+y= 1.010010*2-4 = 2-4*-0.101110x-y 0 0. 0 1 0 0 1 0 (1)+ 0 0. 0 1 1 1 1 0 0 0 1 1 0 0 0 0 (1) 规格化处理: 0.110000 阶码 11110x-y=2-2 * 0.110001第三章1、存储位元：二进制代码位是存储器中最小的存储单元，称为存储位元。2、存储单元：由若干个存储位元组成一个存储单元。3、存储器：由许多个存储单元组成一个存储器。4、存储器分级：chche、主存储器和外存储器。5、存储容量：指一个存储器中可以容纳的存储单元总数。6、存取时间：又称存储访问时间，是指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间。通常取写操作时间等于读操作时间，故称为存储器存取时间。7、存储周期：指连续启动两次操作所需间隔的最小时间。通常，存储周期略大于存取时间，其时间单位为NS。8、存储器带宽：单位时间里存储器所存取的信息量，通常以位/秒或字节/秒做度量单位，带宽是衡量数据传输的重要技术指标。所有的ARAM的特征是用一个锁存器（触发器）作为存储元。9、刷新周期：DRAM存储位元是基于电容器上的电荷量存储，这个电荷量随着时间和温度而减少，因此必须定时刷新，以保持它们原来记忆的正确信息。典型标准是每隔8MS到16MS必须刷新一次，而某些器件的刷新周期可以大于100MS。刷新操作有集中式刷新和分散式刷新两种。10、3.3.4 存储容量的扩充11、并行存储器：12、双端口存储器：由于同一个存储器具有两组相互独立的读写控制电路而得名。它提供了两个相互独立的端口，即左端口和右端口。它们分别具有各自的地址线（A0-A10），数据线（I/O0 - I/O 15）和控制线（R/W非，CE非，OE非，BUSY非），因而可以对存储器中任何位置上的数据进行独立的存取操作。13、3.5.2 多模块交叉存储器 14、主存与chche的地址映射：1.全相联映射方式 2.直接映射方式 3.组相联映射方式课后练习：3用16K8位的DRAM芯片构成64K32位存储器，要求：（1）画出该存储器的组成逻辑框图。（2）设存储器读/写周期为0.5s，CPU在1s内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：（1）存储容量为64KB，地址总路线需16注：即(64K32)/(16K8)所得位，使用16K8位DRAM芯片，共需16芯片本身地址占14位，所以采用位并联于地址串联相结合的方法来组成整个存储器。如下图，其中一片用2：4译码器。 （2）根据题目可知，CPU在1s内至少访问一次，而整个存储器的平均读/写周期为0.5s。因此，如果彩集中刷新，有64s的死时间，不行。 果采用分散刷新，则有1s只能访问一次，也不行，所以采用异步式刷新方式。 假定16K1位的DRAM芯片用128128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128=15.6ms，可取刷新信号周期为15s，刷新一遍所用时间=15s128=1.92s。6用32K8位的E2PROM芯片组成128K16位的只读存储器，试问：(参考第3题) （1）数据寄存器多少位？ （2）地址寄存器多少位？ （3）共需多少个E2PROM芯片？ （4）画出此存储器组成框图。（1）系统16位数据，所以数据寄存器16位 （2）系统地址128K217，所以地址寄存器17位（3）共需要8片 （4）组成框图如下CPU地址寄存器数据寄存器32K*832K*832K*832K*832K*832K*832K*832K*8CS3CS2CS1CS02:4译码器CS0CS3A16A15 8设存储器容量为64M，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。存储周期T=100ns，数据总线宽度为64位，总线传送周期=50ns。求：顺序存储器和交叉存储器的带宽各是多少？顺序存储器和交叉存储器连续读出m = 8个字的信息总量都是：q = 64位*8 = 512位 顺序存储器和交叉存储器连续读出8个字所需的时间分别是：t1 = mT = 8*100ns = 8*10-7s 顺序存储器和交叉存储器的带宽分别是：9CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。cache的命中率 cache/主存系统效率e为 平均访问时间Ta为 第四章 指令系统1、指令就是要计算机执行某种操作的命令。计算机的指令有微指令、机器指令和宏指令之分。微指令是微程序级的指令，它属于硬件；宏指令是由若干条机器指令组成的软件指令，它属于软件；而机器指令则介于微指令与宏指令之间，通常称为指令。 2、一台计算机中所有机器指令集合，称为这台计算机的指令系统。 3、所谓系列计算机，是指基本指令系统相同、基本体系结构相同的一系列计算机。6、一个指令字中包含二进制代码的位数，称为指令字长度。指令字长度等于机器字长度的指令，称为单字长指令；指令字长等于半个机器字长度的指令，称为半字长指令；指令字长度等于两个机器字长度的指令，称为双字长指令。7、指令的寻址方式有两种，一种是顺序寻址方式，另一种是跳跃寻址方式。8、基本寻址方式（共有10种，书本上只写出了8种）P113方式隐含寻址立即寻址直接寻址间接寻址寄存器寻址寄存器间接寻址偏移寻址段寻址堆栈寻址算法操作数在专用寄存器操作数=AEA=AEA=（A）EA=REA=（R）EA=A+（R）EA=A+（R）EA=栈顶4、指令结构的构成，操作码和地址码分别是什么，如何区分？P105 操作码是指明指令操作性质的命令码。它提供指令的操作控制信息。地址码:用来描述该指令的操作对象。零地址指令的指令字中只有操作码，而没有地址码。 一地址指令常称单操作数指令。 (AC) OP (A) AC 二地址指令常称双操作数指令，它有两个地址码字段A1和A2，分别指明参与操作的两个数在内存中或运算器通用寄存器的地址，其中地址A1兼做存放操作结果的地址。 (A1) OP (A2) A1 三地址指令字中有三个操作数地址A1，A2和A3。 (A1) OP (A2) A35、会区别判断SS、RR和RS三种类型的指令。P107OPR1R2 存储器存储器型（SS型）指令：A1、A2均为存储器地址的二地址指令。 寄存器寄存器型（RR型）指令： A1、A2均为寄存器地址的二地址指令。OPRnA 寄存器存储器型（RS型）指令： A1、A2中一个是寄存器地址，另一个是存储器地址的二地址指令。也称一个半地址指令。7、（P118例4） 某16位机器所使用的指令格式和寻址方式如下所示，该机有两个20位基址寄存器，四个16位变址寄存器，十六个16位通用寄存器。指令汇编格式中的S(源)，D(目标)都是通用寄存器，M是主存中的一个单元。三种指令的操作码分别是MOV(OP)=(A)H,STO(OP)=(1B)H,LAD(OP)=(3C)H。MOV是传送指令，STO是存数指令，LAD是取数指令。 要求：(1)分析三种指令的指令格式与寻址方式特点。(2)CPU完成哪一种操作所花时间最短？哪一种操作所花时间最长？第二种指令的执行时间有时会等于第三种指令的执行时间吗？(3)下列情况下每个十六进制指令字分别代表什么操作？其中如果有编码不正确，如何改正才能成为合法指令？(F0F1)H (3CD2)H (2856)H (6FD6)H (1C2)H 解：（1）第一种指令是单字长二地址指令，RR型；第二种指令是双字长二地址指令，RS型，其中S采用基址寻址或变址寻址，R由源寄存器决定；第三种也是双字长二地址指令，RS型，其中R由目标寄存器决定，S由20位地址（直接寻址）决定。 （2）处理机完成第一种指令所花时间最短，因为是RR型指令，不需访问存储器。第二种指令所花时间最长，因为是RS型，需访问存储器，同时要进行寻址方式的变换运算（基值或变址），这也需要时间。第二种指令的执行时间不会等于第三种，因为第三种指令虽然也访问存储器，但节省了求有效地址运算的时间开销。 （3）根据已知条件：MOV(OP)=001010，STO(OP)=011011，LAD(OP)=111100，将该指令的十六进制格式转换成二进制代码且比较后可知：(F0F1)H和(3CD2)H指令代表LAD指令，编码正确，其含义是把主存(13CD2)H地址单元的内容取至15号寄存器。(2856)H代表MOV指令，编码正确，含义是把6号源寄存器的内容传送至5号目标寄存器。(6FD6)H是单字长指令，一定是MOV指令，但编码错误，可改正为(28D6)H (1C2)H是单字长指令，代表MOV指令，但编码错误，可改正为(28C2)H。8、一个较完善的指令系统，应当有数据处理、数据存储、数据传送、程序控制四大类指令。课后练习3指令格式结构如下所示，试分析指令格式及寻址方式特点。解：（1）这是单字节二地址指令，指令长度为16位。 （2）因为操作码字段为6位，故能实现26=64种操作。 （3）R-R型，其中源寄存器有24个，目标寄存器有24个。4指令格式结构如下所示，试分析指令格式及寻址方式特点。解：（1）这是双字节二地址指令，指令长度为32位。 （2）因为操作码字段为6位，故能实现26=64种操作。 （3）R-S型。一个操作数在通用寄存器（共16个），另一个操作数在主存中。有效地址可通过变址寻址求得，即有效地址等于变址寄存器（共16个）内容加上位移量。5精简指令系统RISC的最大特点是：1.选取使用频率最高的一些简单指令，指令条数少；2.指令长度固定，指令格式种类少，寻址方式种类少；3.只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。复杂指令系统CISC：一般多达二三百条，指令较多，但常用的是一些最简单最基本的指令，仅占指令总数的20%，但在程序中出现的频率却占80%。6一种单地址指令格式如下所示，其中I为间特征，X为寻址模式，D为形式地址。I，X，D组成该指令的操作数有效地址E。设R为变址寄存器，R1为基址寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。 OPIXD寻址方式名称IX有效地址E直接寻址方式000E=D相对寻址方式001E=（PC）+D变址寻址方式010E=（R）+D基址寻址方式011E=（R1）+D间接寻址方式100E=（D）基址间接寻址方式111E=（R1）+D）,D=011从以下有关RISC的描述中，选择正确答案。（C）A.采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。 B.为了实现兼容，新设计的RISC，是从原来CISC系统的指令系统中挑选一部分实现的。 C.RISC的主要目标是减少指令数。 D.RISC设有乘、除法指令和浮点运算指令。12根据操作数所在位置，指出其寻址方式（填空）：（1）操作数在寄存器中，为（ 寄存器 ）寻址方式。（2）操作数地址在寄存器，为（ 寄存器间接 ）寻址方式。（3）操作数在指令中，为（ 立即 ）寻址方式。（4）操作数地址（主存）在指令中，为（ 直接 ）寻址方式。（5）操作数的地址，为某一寄存器内容与位移量之和，可以是（ 相对 ， 基址 ， 变址 ）寻址方式。第五章 中央处理机2参见图5.1的数据通路。画出存数指令“STO R1，(R2)”的指令周期流程图，其含义是将寄存器R1的内容传送至(R2)为地址的数据单元中，标出各微操作信号序列。3参见图5.1的数据通路。画出存数指令“LAD (R3),R0”的指令周期流程图，其含义是将寄存器(R3)为地址数存单元的内容取至R0中，标出各微操作信号序列。PC0, G, ARiR/=RDR0, G, ARiR20, G, ARiR10, G, DRiR/=WPC-ARM-DRDR-IRR2-ARR1-DRDR-M2）（3） LDA (R3), R0PCO，G，ARI R/=RDRO，G，ARIR30, G, ARiR/=RDR0, G, R0iPC-ARM-DRDR-IRR3-ARM-DRDR-R0 1、CPU的基本部分变成运算器、cache、控制器三大部分。2、指令周期的基本概念：指令周期是取出一条指令并执行这条指令的时间。指令周期常常用若干个CPU周期数来表示，CPU周期也成为机器周期。一个CPU周期又包含若干个时钟周期。（通常称为节拍脉冲或T周期，它是处理操作的最基本单位）。4、控制不同操作序列时序信号的方法，称为控制器的控制方式。常用的有同步控制、异步控制、联合控制三种方式。5、控制部件与执行部件的一种联系，就是通过控制线。控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做微命令，而执行部件接受微命令后所进行的操作，叫做微操作。 6、微指令的基本格式P146图7、微程序控制原理框图如图5.23所示。它主要由控制存储器、微指令寄存器和地址转移逻辑三大部分组成。P1478、由门电路和触发器构成的复杂树形逻辑网络，称为硬连线控制器。 9、理解并行处理技术，什么是并行性。P161广义地讲，并行性有着两种含义：一是同时性，指两个以上事件在同一时刻发生；二是并发性，指两个以上事件在同一时间间隔内发生。主要有三种形式：时间并行；空间并行；时间并行+空间并行。10、所谓资源相关，是指多条指令进入流水线后在同一机器时间周期内争用同一个功能部件所发生的冲突。11、在一个程序中，如果必须等前一条指令执行完毕后，才能执行后一条指令，那么这两条指令就是数据相关的。12、控制相关冲突是由转移指令引起的。当执行转移指令时，依据转移条件产生结果，可能为顺序取下条指令；也可能转移到新的目标地址取指令，从而使流水线发生断流。13、基于三要素的RISC机器的特征。P171(1)使用等长指令,目前的典型长度是4字节。(2)寻址方式少且简单,一般为23种,最多不超过4种,绝不出现存储器间接寻址方式。(3)只有取数指令、存数指令访问存储器。指令中最多出现RS型指令，绝不出现SS型指令。(4)指令集中的指令数目一般少于100种，指令格式一般少于4种。(5)指令功能简单，控制器多采用硬布线方式，以期更快的执行速度。(6)平均而言，所有指令的执行时间为一个处理时钟周期。(7)指令格式中，用于指派整数寄存器的个数不少于32个，用于指派浮点数寄存器的个数不少于16个。(8)强调通用寄存器资源的优化使用。(9)支持指令流水并强调指令流水的优化使用。(10)RISC技术的复杂性在它的编译程序，因此软件系统开发的时间比CISC机器长。10某计算机有如下部件：ALU，移位器，主存M，主存数据寄存器MDR，主存地址寄存器MAR，指令寄存器IR，通用寄存器R0R3，暂存器C和D。 （1）请将各逻辑部件组成一个数据通路，并标明数据流动方向。 （2）画出“ADD R1，R2”指令周期流程图。(1)将C，D两个暂存器直接接到ALU的A，B两个输入端上。与此同时，除C，D外，其余7个寄存器都双向接到单总线上。 (2) 13、基于三要素的RISC机器的特征。P171(1)使用等长指令,目前的典型长度是4字节。(2)寻址方式少且简单,一般为23种,最多不超过4种,绝不出现存储器间接寻址方式。(3)只有取数指令、存数指令访问存储器。指令中最多出现RS型指令，绝不出现SS型指令。(4)指令集中的指令数目一般少于100种，指令格式一般少于4种。(5)指令功能简单，控制器多采用硬布线方式，以期更快的执行速度。(6)平均而言，所有指令的执行时间为一个处理时钟周期。(7)指令格式中，用于指派整数寄存器的个数不少于32个，用于指派浮点数寄存器的个数不少于16个。(8)强调通用寄存器资源的优化使用。(9)支持指令流水并强调指令流水的优化使用。(10)RISC技术的复杂性在它的编译程序，因此软件系统开发的时间比CISC机器长。课后练习1请在括号内填入适当答案。在CPU中， （1）保存当前正在执行的指令的寄存器是 指令寄存器IR 。 （2）保存当前正在执行的指令地址的寄存器是 数据地址寄存器AR 。 （3）算术逻辑运算结果通常放在 数据缓冲寄存器DR 和 通用寄存器(R0R3) 。第六章 总线系统1、一个单处理器系统中的总线，大致分为三类： （1）CPU内部连线各寄存器及运算部件之间的总线，称为内部总线。（2）CPU同计算机系统的其他高速功能部件，如存储器，通道等互相连接的总线，称为系统总线。（3）中、低速I/O设备之间互相连接的总线，称为I/O总线。 2、衡量总线性能的重要指标是总线带宽。3、(P185例1)(1)某总线在一个总线周期中并行传送4字节的数据，假设一个总线周期等于一个总路线时间周期，总线时钟频率为33MHz，总线带宽是多少？ (2)如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，总线带宽是多少？ 解：(1)设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得Dr=D/T=Df=4B33106/s=132MB/s (2)64位=8B，Dr=Df=8B66106/s=528MB/s4、单机系统中采用的总线结构有两种基本类型：1.单总线结构。2.多总线结构。5、总线的仲裁：集中式包括三种，最快的是？各自特点？分布式包括？各自特点？（说太快听不清，上课应该讲过?）集中式仲裁有三种：1)链式查询方式：离中央仲裁器最近的设备具有最高优先权，离总线控制器越远，优先权越低。优点：只用很少几根线就能按一定优先次序实现总线控制，并且这种链式结构很容易扩充设备。缺点：是对询问链的电路故障很敏感，优先级固定。2)计数器定时查询方式：总线上的任一设备要求使用总线时，通过BR线发出总线请求。3)独立请求方式：优点是响应时间快，即确定优先响应的设备所花费的时间少。对优先次序的控制也是相当灵活的。 6、为了同步主方，从方的操作，必须制订定时协议。所谓定时，是指事件出现在总线上的时序关系。传送过程中采用的两种定时方式：同步定时和异步定时。7、总线的传输过程。总线的一次信息传送过程，大致可分为如下五个阶段：请求总线，总线仲裁，寻址（目的地址），信息传送，状态返回（或错误报告）第七章 外围设备 1、磁记录原理P210（磁表面存储器的读写原理）写操作：当写线圈中通过一定方向的脉冲电流时，铁芯内就产生一定方向的磁通。读操作：当磁头经过载磁体的磁化元时，由于磁头铁芯是良好的导磁材料，磁化元的磁力线很容易通过磁头而形成闭合磁通回路。不同极性的磁化元在铁芯里的方向是不同的。2、(P217例1)磁盘组有片磁盘，每片有两个记录面，最上最下两个面不用。存储区域内径22cm，外径33cm，道密度为40道/cm，内层位密度400位/cm，转速6000转/分。问：（1）共多少柱面？ （2）盘组总存储容易是多少？ （3）数据传输率多少？ （4）采用定长数据块记录格式，直接寻址的最小单位是什么？寻址命令中如何表示磁盘地址？（5）如果某文件长度超过一个磁道的容量，应将它记录在同一个存储面上，还是记录在同一个柱面上？解：（1）有效存储区域=16.5-11=5.5cm，因为道密度=40道/cm，所以405.5=220道，即220个圆柱面。（2）内层磁道周长为2R=23.1411=69.08cm，每道信息量=400位/cm69.08cm=27632位=3454B 每道信息量=3454B220=759880B，盘组总容量=75988010=7598800B（3）磁盘数据传输率Dr=rN，N为每条磁道容量，N=3454B，r为磁盘转速，r=6000转/60秒=100转/秒，Dr=rN=1003454B=345400B/s（4）采用定长数据块格式，直接寻址的最小单位是一个记录块（一个扇区），每个记录块记录固定字节数目的信息，在定长记录的数据块中，活动头磁盘组的编址方式可用如下格式：此地址格式表示有4台磁盘，每台有16个记录面，每面有256个磁道，每道有16个扇区。（5）如果某文件长度超过一个磁道的容量，应将它记录在同一个柱面上，因为不需要重新找道，数据读/写速度快。第八章输入/输出控制方式：（主要由程序实现）1.程序查询方式 2.程序中断方式 （主要由硬件实现）3.直接内存访问（DMA）方式 4.通道方式课堂练习一、 填空练习1、计算机硬件含 计算器 ， 存储器 ， 控制器 ， 输入设备 ， 输出设备 。2、存储器分为 外存 和 辅存 ，在CPU运行时程序必须放在 内存 中。3、CPU和Cache的传输单位为 字 ，Cache与内存之间的传输单位是 块 。4、冯诺依曼计算机最主要的特点为 存储程序 。5、总线一般分为三类，分别为 数据总线 ， 地址总路线 和 控制总线 。6、计算机软件一般可分为 系统软件 ， 应用软件 。7、CPU能直接访问 内存 和 Cache ，但不能访问 外存 和 IO（外设） 。8、相联存储器是按 内容 访问的存储器，在Cache用来存放 行地址表 ，在虚拟存储器中用来存放 段表和页表 。9、虚拟存储器指的是 内存和外存 层次，它给用户提供了一个比实际 内存 空间大多的 虚拟地址 。10、Cache的映射方式有 全相联方式 ， 直接方式 ， 组相联方式 三种。11、在用 补 码表示的机器数中，零的编码是唯一的。二、综合练习6、已知某8位机的主存采用半导体存储器，地址码为18位，采用4K4的SRAM芯片组成该机器存储的最大主存空间，并选用模块条形式，问：（1）若每个模块条为32K8位，共需几个模块条？（2）每个模块条内有多少片芯片？（3）主存共需多少个RAM芯片？CPU需使用多少根地址线来选择各模块。答案：（1）8 （2）16 （3）3：87、某双面磁盘，每面有220道，内层磁道周长为70cm，内层面密度400位/cm，转速3000转/分，请计算：（1）磁盘总存储容量； （2）数据传输率。 解：（1）每道信息量=400位/cm70cm=28000B，磁盘总容量=280002220=1540000B。 （2）（老师提供的答案为）175000 B/s8、某总线在一个总线周期中并行传输4B的数据。假设一个总线周期等于一个总线时钟周期，总路线时钟频率为33MHz，求总线带宽。 解：总线时钟周期T=1/f=1/33，总线带宽Dr=D/T=Df=4B33106=132MHz.4、存储的容量为32字，字长为64位，模块数m为8，用交叉表示进行组织，存储周期T=200ns，数据总线宽带为64位，总线传输周期为50ns，问该存储的带宽？解：信息总量q=64b8=512b；读8个字所需时间t1=T+(m-1) = 200+(8-1)50=5.510-7s；带宽W1=q/ t1=512b/(5.510-7) s=93107 b/s1、图示表示使用页表的虚实地址转换条件中，页表存放在相联存储器中；其容量为6个存储单元，求： 页号该页在主存中起址2641000933850066500044000012486003078000虚拟地址页号页内地址112034826012333905161）当CPU按虚拟地址1访问主存时，主存的实址是多少？2）当CPU按虚拟地址2访问主存时，主存的实址是多少？3）当CPU按虚拟地址3访问主存时，主存的实址是多少？解：1）48600+0348=48948； 2）65000+0123=65123；3）因为39页不在内存中，需要将该页从外存调入内存，然后再将页号和页内地址写入表中。即采用未使用的其中一组。2）页式存储器的逻辑地址由页号和页内地址两部分构成，若页面大小为4KB，地址转换过程如图。其逻辑地址8648（十进进制），经页表转换后，求实际的物理地址。 解：5（41024）+456=209363、某计算机系统的内存由Cache和方存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知一段时间内CPU共访问4500次，其中访问主存3400次。求：（1）Cache的命中率；（2）CPU访问内存的平均访问时间；（3）Cache/主存系统的效率为多少？解：（1）命中率：h=（4500-3400）/4500=0.92； （2）CPU访问内存的平均访问时间=450.92+200（1-0.92）=57.4ns； （3）Cache/主存系统的效率=45/57.4=78%5、要求用128K16位的SRAM芯片设计512K16位的存储器，SRAM芯片有两个控制端。当CS有效时，该芯片选中。当W/R=1时，执行读操作。当W/R=0时，执行写操作。用64K16位的EPROM芯片组成128K16位的只读存储器。求（1）数据寄存器有多少位？（2）地址寄存器有多少位？（3）共需要多少片EPROM？（4）画出简单的存储器地址空间分配。（5）画出此存储器组成框图。解：（1）16位；（2）因为总容量为512K16+128K4=64016，处于29至210之间，所以地址位为20位。（3）2片；注：(128K16)/(64 16)（4）（5）如下图所示：8设某机有5级中断：L0，L1，L2，L3，L4， 其中断响应优先次序为：L0最高，L1次之，L4最低。现在要求将中断处理次序改为L1L3L0L4L2，试问：（1） 下表中各级中断处理程序的各中断级屏蔽值如何设置？（2） 若这5级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图。解：（1） （2）次序改为L1L3L0L4L2 （5级中断同时都发出中断请求） 1.设有七位二进制信息码 0110101，则低位增设偶校验码后的代码为 01101010 。2.某RAM芯片的存储容量为16K16位，该存储器芯片的地址范围_0000-3FFF 。3.RISC的中文含义是 精简指令系统计算机 ,CISC的中文含义是 复杂指令系统计算机 。4.由于存储器芯片的容量有限，所以往往需要在 字向 和 位向 两方面进行扩充才能满足实际需求。5.指令寻址的基本方式有两种， 顺序寻址 方式和 跳跃寻址 方式。6.存储器和CPU连接时，要完成 地址线 的连接； 数据线 的连接和 控制线 的连接，方能正常工作。7.操作控制器的功能是根据指令操作码和 时序信号 ，产生各种操作控制信号，从而完成 取指令 和执行指令的控制。8.存储 程序 并按 地址 顺序执行,这是冯诺依曼型计算机的工作原理。9.计算机的 软件 是计算机 系统 结构的重要组成部分,也是计算机不同于一般电子设备的本质所在。10.一个定点数由 符号