111220数电复习题.doc

数字电路与逻辑技术复习题一、填空1、数制转换：(10101)2=( ) 10=( ) 8 =( ) 16=( ) 8421BCD(365)10=( ) 2=( ) 8 =( ) 16= ( ) 8421BCD= ( ) 8421BCD2、时序逻辑电路通常由 和 组成。时序逻辑电路的基本组成单元是 。3、写出的反函数和对偶函数：= _；=_。写出的反函数和对偶函数： ； 。4、一个三变量的逻辑函数，其最小项有个，最大项有个；若三个变量为A、B、C，则它们的最小项为 ，最大项为 。逻辑函数F(ABC)=AB+AC的最小项之和形式为F(A,B,C)=m( ),最大项之积形式为F(A,B,C)M( )。5、触发器从逻辑功能上分，可分为： 、 、 、 、 。写出下列触发器的特征方程RS： ，J-K： ，D： 。T： ，T： 。6、在数字电路中，电路任何时刻的输出只与各输入信号当前的状态有关，而与各输入信号以前的状态无关，这种电路称为 ；描述组合逻辑电路常用 、 、 、 和 ；而在数字电路中，电路任何时刻的输出不仅与各输入信号当前的状态有关，而且还与各输入信号以前的状态有关，这种电路称为 ；描述时序逻辑电路功能常用的方法有 、 、 以及 、 、 。7、TTL 型TS门（三态电路）的三种可能输出状态是 、 、 。OC门称为 门，多个OC门输出端并联到一起可实现 功能。8、逻辑代数的三条基本规则是：(1) (2) (3) 9、电子电路中的量可以分为两大类： 和 。数字信号的特点是在 上和 上都是断续变化的，其高电平和低电平常用 和 来表示。10、数字系统中的各种数字部件，按其结构和工作原理分为两大类，即 和。11、只有暂稳态的电路是；只有一个稳态的电路是；有两个稳态的电路是 或 。12、 级环形计数器，有12个无效状态。5级环形计数器，有 个无效状态。 级扭环形计数器，有8个无效状态。5级扭环形计数器，有 个无效状态。13、常用的集成组合逻辑电路有 、 、 、 和 等。14、常用的集成时序逻辑电路有 和 。15、施密特触发器(简称ST)常用于、 、 。16、DAC的转换精度决定于。17、已知逻辑函数，则F的最简“与或”表达式为 。18、与非门带负载后，负载电流的流向有两种情况，一种是从外电路流入与非门，称为_负载；另一种是从与非门流向外电路，称为_负载。 19、n个输入端的二进制译码器，共有个输出端。n个输出端的二进制编码器，可以有个输入端。20、当CP脉冲高电平较宽时，在CP1期间，同步RS触发器的状态会随其输入信号的改变而多次翻转，这种现象称为。为防止“空翻现象”，可采用结构或结构的触发器。（在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的 ，触发方式为 式或 式的触发器不会出现这种现象。）21、时序电路输出状态的改变与有关。22、构造一个模12同步计数器，需要_个状态，至少需要_个触发器。M进制计数器状态转换的特点是设初态后，每来个CP时，计数器又重回初态；经过有限个CP，可由任意一个无效状态进入有效状态的计数器是能的计数器；要构成5进制计数器，至少需要个触发器。欲构成能记最大十进制数为999的计数器，至少需要个触发器。23、逻辑电路中的竞争冒险是由逻辑门电路的 引起的，判断竞争冒险的方法有 和 ；消除竞争冒险的方法有 、 、 、 和 。24、下图所示单稳态触发器的暂稳态维持时间为。5R7628 431+VCCuouiC55525、时序逻辑电路按其状态改变是否受统一的信号(CP)控制，可分为 和_两种类型。26、触发器有 个稳态，存储8位二进制信息要 个触发器。27、一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是 。28、555只要外部配上两三个阻容元件，就可以构成 、 或 。二选择1、 逻辑函数的对偶式为（ ） A、 B、ABC C、 D、ABC2、在（ ）情况下，“与非”运算的结果是逻辑“0” A、全部输入是0 B、任一输入是0 C、仅一输入是0 D、全部输入是13、下列逻辑式中，不正确的是（ ）A、 B、C、BCDED、 E、A+AB=4、下列电路中，不属于组合逻辑电路的是（ ） A、译码器 B、编码器 C、全加器 D、寄存器5、八路数据选择器，其地址输入端（选择控制端）有（ ）A、 1个 B、2个 C、3个 D、4个 E、8个6、由两个或非门构成的RS触发器，如果R=S=0，则触发器的状态应为（ ） A、置0 B、置1 C、Qn+1= Qn D、Qn+1=7、 用n个触发器构成计数器，可得到的最大计数长度（模）为（ ）A、n B、2n C、n D、2n8、图一所示电路的起始状态为Q2Q1=01，经一个时钟脉冲CP作用后，其状态为（ ）A、Q2Q1=00 B、Q2Q1=01C、Q2Q1=10 D、Q2Q1=119、下图所示时序电路的逻辑功能是（ ）A、模8同步加法计数器 B、模8异步减法计数器C、模8异步加法计数器 D、模8双向（可逆）异步计数器10、JK触发器在CP脉冲作用下，欲使Qn+1= 0，则输入信号应为（ ）A、J=Q，K=1 B、J=Q，K= Q C、J=K=0D、J= 0，K=1 E、J= Q，K=011、逻辑函数F=A(BA)=（ ）A、B B、 A C、AB D、AB12、和函数之间的关系是（ ）A、 B、 C、 D、13、函数的对偶式的最简与或式为（ ）A、 B、C、 D、14、下图所示电路为普通TTL门电路，输出高电平，低电平，门电路的关门电阻，开门电阻，则图（a）和图（b）的输出为（ ）A、 B、 C、D、 E、15、下列触发器中克服了“空翻”现象的有（ ） A、边沿D触发器 B、主从RS触发器 C、同步RS触发器 D、主从JK触发器16电路如下图所示，在（ ）的条件下，才能起到直接置位和复位的作用。 A、CP=1 B、CP=0 C、与CP无关17、5个D触发器构成的环形计数器，其计数长度为（ ）A、5 B、10 C、25 D、3218、个触发器构成的扭环计数器中，无效状态有（ ）个。A、 B、 C、 D、19、电路如下图所示，则输出F的表达式为。VCCRFABCA、FA+B+C B、FABC C、F（A+B）C D、FA（B+C）20、同步RS触发器的触发时刻为 。A、CP1期间B、CP0期间C、 CP D、CP21、某计数器的三个触发器输出端Q2、Q1、Q0的波形如下图所示，该计数器为。CPQ2Q1Q0A、五进制计数器B、六进制计数器C、七进制计数器D、八进制计数器22、将两片同步4位二进制加法计数器级联后，用进位输出置数法，构成M进制计数器，预置数端的数据N应是。A、256MB、28NC、MN23、D触发器用做T触发器时，控制端D的正确接法是。A、DQn B、DQnC、D1 D、D0RS0Qn+1S+RQnQn+1S+RQnRS124、同步RS触发器的特性方程是。A、Qn+1S+RQn B、 C、Qn+1S+RQn D、 25、时序电路输出状态的改变。A、仅与该时刻输入信号的状态有关B、仅与时序电路的原状态有关C、与A、B皆有关D、与A、B皆无关26、下面给出的DAC的转换误差最小的是。A、1 LSBB、0.8 LSBC、0.5 LSBD、0.2 LSB27、计数器在电路组成上的特点是。A、有CP输入端，无数码输入端B、有CP输入端和数码输入端C、无CP输入端，有数码输入端D、无CP输入端，无数据输入端28、设多谐振荡器的输出脉冲宽度和脉冲间隔时间分别为TH和TL，则脉冲波形的占空比为。A、TH/（TH +TL）B、TL/（TH +TL）C、TH/TLD、TL/TH29、下图是由CMOS或非门构成的。A、施密特触发器B、正弦波发生器C、多谐振荡器D、单稳态触发器ui11uo30n位DAC的分辨率可表示为。A、1/（2n1）B、1/（2n1）C、1/2n31下图所示电路的输出函数表达式为。ABABCC&1L&1&A、LABBCAC B、LAB+BC+ACC、LBC+AB+AC D、LAB+BC E、L=（AB）（BC）32、与同步计数器相比，异步计数器的特点是。A、结构复杂，速度快 B、结构复杂，速率慢C、结构简单，工作频率低 D、结构复杂，工作频率高32、卡诺图如下图所示，实现该逻辑函数L的电路为 。BC LA0001111001001+VCCC&LA+VCCCL1BCL&CCL1D11033、在一个8位的存储单元中，能够存储的最大无符号整数是 。A.（256）10 B.（127）10 C.（FF）16 D.（255）1034、TTL电路在正逻辑系统中，以下各种输入中 相当于输入逻辑“1”。A.悬空 B.通过电阻2.7k接电源C.通过电阻2.7k接地 D.通过电阻510接地35、下列信号中，( )是数字信号。A、交流电压B、开关状态C、交通灯状态D、无线电载波信号 36、标准与或式是由( )构成的逻辑表达式。A、与项相或B、最小项相或C、最大项相与D、或项相与37、组合逻辑电路输出与输入的关系可用 ( ) 表述。A、真值表B、状态图 C、状态表D、逻辑表达式38、逻辑函数的表示方法中具有唯一性的是 。A .真值表 B.表达式 C.逻辑图 D.卡诺图39、以下各电路中， 可以产生脉冲定时。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器40、矩形脉冲信号的参数有 。A.周期 B.占空比 C.脉宽 D.扫描周期41、三态门输出高阻状态时， 是正确的说法。A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动42、组合逻辑电路的分析是指（ ）A、已知逻辑图，求解逻辑表达式的过程B、已知逻辑图，求解真值表的过程C、已知逻辑图，求解逻辑功能的过程D、已知逻辑图，求解卡诺图的过程43、要构成容量为4K8的RAM，需要 片容量为2564的RAM。A. 2 B. 4 C. 8 D. 3244多谐振荡器可产生 。A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波45、A+BC= 。A . A+B B. A+C C. （A+B）（A+C） D. B+C46、若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。 A. 5 B. 6 C. 10 D. 5047、采用OC门主要解决了（ ）。A、TTL与非门不能实现总线传输的问题B、TTL与非门输出不能“线与”的问题C、TTL与非门不能相或的问题D、TTL与非门用作或门的问题三逻辑函数化简用代数法将下列函数式化为最简与或式（1） L1AB（C+D）+（A+B）CD+CDD（2） L2A（AC+BD）+B（C+DE）+BC（3）（4）（5）（6）（7）FAB+BD +DCE+DA（8）FABCD+ABD+BCD+ABC+BD+BC（9）F=ABC+A+B+C（10）F=A+（B+C）（A+B+C）（A+B+C）上课布置的习题。四、组合逻辑电路分析与设计1写出图三中的逻辑函数式，并化简为最简的与或表达式。（74LS42为二十进制译码器）2图示是用两个四选一数据选择器组成的逻辑电路，试写出输出Z与输入M，N，P，Q之间的逻辑函数式。已知数据选择器的逻辑函数式为： 3用与非门实现函数Y=BC+AC。4用异或门和与非门设计一个全加器（要求电路尽量简单）。5用与非门设计一个全减器电路。电路的输入量是Ai被减数，Bi（减数），Ci-1（低位借位）输出量为Di（差），Ci（本位借位）。写出逻辑函数表达式，画出逻辑图。6试写下图各逻辑图的表达式。（6分）7用八选一数据选择器产生逻辑函数：，请画出设计线路，可以附加必要的逻辑门电路。8用八选一数据选择器实现函数Y=m(0，2，3，5，6，8，10，12)（7分）9用四选一数据选择器实现，画出设计线路。10用八选一数据选择器CC4512（工作时DIS端和INH端需接地）实现逻辑函数F=A+B+C。11、用与非门设计四变量的多数表决电路。当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。12、用三-八译码器74LS138，实现函数，请画出设计线路，可以附加必要的逻辑门电路。13、试分析图示电路，已知图中电路多路选择器，写出输出函数F的逻辑表达式。课堂布置的习题。五画波形图（假设触发器初态为0）。1Q1J1C1K1Q1F1Q2J2C2K2Q2F2CPA1CPAQ1Q2Q1J1C1Q1F1Q2J2C2K2Q2F2DCP12 CPDQ1Q23若在图四(a)所示的电路输入端加入如图四(b)所示的波形。试画出端的波形4对于下图 (a)所示的主从JK触发器，图中，若在CP，J，K端分别加上下图 (b)所示的波形，试画出端的波形。 5、画出下图所示电路的T点和输出Q端的波形。 CP A B C T Q 6、下图是用维持阻塞D触发器组成的脉冲分频电路。试画出在一系列CP脉冲作用下Q1、Q2和Z端的输出电压波形。设触发器的初始状态Q=0。 CPQ1 Q2Z7.画出下列触发器的波形 8各触发器的初态均为“0”CP 9.设图题中的触发器的初态均为0，试画出对应A、B的X、Y的波形（10.电路如图题（a）所示，若输入信号uI如图(b)所示，请画出uo的波形。（6分）11、已知下降沿有效的JK触发器CP、J、K及异步置1端、异步置0端的波形如图所示，试画出Q的波形（设Q的初态为0）。六、时序逻辑电路分析设计1试分析下图所示时序电路的逻辑功能。1）写出电路的驱动方程、状态方程和输出方程。2）作出电路的状态转换表、画出电路的状态转换图，检查电路能否自启动。2试分析图六所示电路。1）作出状态表和状态图。 2）画出该电路在置0脉冲作用后，在计数脉冲CP的作用下的时序波形图，并说明该电路的逻辑功能。 T1CQ1T2CQ2T3CQ3T4CQ43分析下图电路的逻辑功能。 CP 4.分析图示电路： （1）写出驱动方程、时钟方程、输出方程。 （2）写出状态方程。 （3）画状态转换真值表、状态转换图、时序图。 （3）说明其逻辑功能，检查自启动功能。 上课布置的分析习题。5.下列电路各为几进制计数器？画出各自的状态转换图。（6分） 6已知同步十进制加法计数器74160的引脚如图所示，用其设计一个31进制的计数器。 7试用同步十进制计数器74160设计一个53进制计数器。8已知同步十进制集成计数器74160的引脚接口如图所示，用其设计一个100进制的计数器。9已知某时序电路的状态转换图如图七所示，请